找回密码
 注册
查看: 1955|回复: 1
打印 上一主题 下一主题

在这里看到了很多的关于阻抗匹配的介绍,仍有不解,FPGA的阻抗匹配!

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2008-10-10 17:12 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
发现仍然有很多的问题,并没有很好的解决!* |" F- g2 i) a' K+ M0 H6 x0 h, v
最近在调试FPGA读取NAND Flash,发现了一些Flash的问题!
% M3 g" t0 }1 o% i1 ~以为是内部的Code存在问题,最后发现FPGA的CLk上挂上示波器,OK!) }  E3 P9 p- p1 \3 x  x% ^
才发现原来是信号的阻抗匹配的问题!于是,今天来到这里求学呀!

该用户从未签到

2#
发表于 2008-10-13 19:16 | 只看该作者
Xilinx virtex4以上的的FPGA会有DCI,以可调端接形式实现阻抗匹配。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-5-29 20:36 , Processed in 0.062500 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表