AC耦合电容组装结构的优化

mosman

AC耦合电容组装结构的优化
% O  ^& D  `" r在高速串行链路中，为了让工作在不同电压下的发送器和接收器能够连接(也许是为了不影响各自buffer模拟电路部分的静态工作点)，需要在通路中加入隔直电容，但是隔直电容自身和焊接电容的焊盘会给通路带来阻抗的不连续性。这在设计中都需要仔细考虑，也需要考虑电容是放在发送端还是接收端的问题
: B4 w3 i7 i1 V& ^6 ]! ?% `2 x6 }. ~
一个典型的通路作为实例来研究这个问题
+ f$ ]4 B5 s1 \8 F- T/ a

- ~6 d. `; J/ ?% M) }0 e5 L0 H2 ~: `其中电容的模型是C=100nF,ESR=1mOhm,ESL=100mn
& M0 n3 Z; z# h$ {, o! [4 r
* B% d; X8 z. a

当信号传到AC电容处，由于焊盘的面积和电容两端的引脚比较大，这个地方的寄生电容必然很大，最终在TDR图上对应地显示出阻抗偏小。为了让阻抗连续，减少寄生电容，可以在电容的下方将参考平面掏空，如下图

2 F- A" O9 A1 R* S6 |
7 }& {+ u1 k/ D  e0 h1 v7 s3 e
将修改前后的电容结构分别做3D电磁场仿真：
一、回损
' M# [$ {5 @# [+ K2 D* h1)没有掏空
$ }* \2 Y3 Z) _' F" q3 O5 z


1 I3 K6 M! H! @9 p2)掏空
3 N1 u+ Z- r# {7 E# U0 S; M

# ~/ ?/ U: y" c
掏空之后，无论是S11还是S22，都要比原来的改善很多，回波损耗在-30dB以下，这在实际的通路中的响降到最低。从S22>S11可以看出靠近电容的端口回损要大，如果要降低反射，可以将电容放在离发送端远一点的距离上。

二、插损
1)没有掏空

7 |# Y0 {8 v5 v8 M) E
$ N1 q8 ^$ Y, m) q# L, j4 ?8 \2)掏空
( s& ?7 e6 {5 _7 c% U
1 k) ]1 H3 j. ?. o1 K( @* x0 b
5 {" Q1 T* b+ o电容造成阻抗的不连续带给插损的影响很小。

三、TDR
用前面3D电磁场仿真得到的S参数对这两种电路做TDR分析：
1)没有掏空
2 ^1 c# P3 T9 U0 j

2)掏空
- o6 }9 k+ G7 `& q( b  e6 {; ~1 [
1 f0 O- D$ l0 _- l6 S
可以看到未掏空之前阻抗的不连续点很明显，掏空之后的阻抗十分连续，几乎看不到任何的不连续了
, O) ?- Z1 _4 e. Q类似的掏空处理方法还有很多地方可以用到，如大的QFN焊盘下方， DDR4内存条金手指 的信号参考平面。
掏空区域的大小要根据软件仿真得到，不能一概而论。


% W. R  u! F! o9 X+ U  q1 ~; F" A( |

2 Q5 g& x! z" ?3 S; o: ?. Y
7 ?3 q3 `0 g- H) C& ~' `  X

garfieldboys

好文章。大神，掏空区域的大小你是如何优化的，可以分享一下吗？

梦醉人生

很好的分享，学习了

中臣

好文章，頂一個！

hanbingchong

不错，好文章， 学习了。

若华110

garfieldboys 发表于 2016-3-9 17:03
' C- `& v5 H& l好文章。大神，掏空区域的大小你是如何优化的，可以分享一下吗？

此问题值得继续对比 仿真

tanghao113

楼主好文

bingshuihuo

不错，好文章， 学习了

bingshuihuo

可以分享一下模型吗？这个一直不会仿真

bingshuihuo

若华110 发表于 2016-3-11 18:28
此问题值得继续对比 仿真

继续对比那些东西？
% S; O& D9 _" K% q  P8 s' D9 a( S

bingshuihuo

好贴快沉了