AC耦合电容组装结构的优化

mosman

, u& L% L4 u: X6 J, f2 VAC耦合电容组装结构的优化
在高速串行链路中，为了让工作在不同电压下的发送器和接收器能够连接(也许是为了不影响各自buffer模拟电路部分的静态工作点)，需要在通路中加入隔直电容，但是隔直电容自身和焊接电容的焊盘会给通路带来阻抗的不连续性。这在设计中都需要仔细考虑，也需要考虑电容是放在发送端还是接收端的问题
; {, c8 Q% G( e& z
一个典型的通路作为实例来研究这个问题


, ?( A/ J& c+ v  i. h( L  E4 _0 d其中电容的模型是C=100nF,ESR=1mOhm,ESL=100mn
4 a# t! H8 R9 I: m/ ?

) M9 p3 |5 V' J/ e
. K$ g2 E1 [  i% }" [* J) x4 B$ D当信号传到AC电容处，由于焊盘的面积和电容两端的引脚比较大，这个地方的寄生电容必然很大，最终在TDR图上对应地显示出阻抗偏小。为了让阻抗连续，减少寄生电容，可以在电容的下方将参考平面掏空，如下图



3 Y! O' F4 O1 v+ E/ b3 t将修改前后的电容结构分别做3D电磁场仿真：
- _9 ?. v) Q2 k8 c9 s一、回损
- J/ X  Z. g- n% `) |0 c1)没有掏空
0 W/ O& v. a4 t5 }' e. o


+ t3 V8 ?3 Q  R) E4 M2)掏空

! H$ }6 _3 ^3 S" Y! s( e9 G% Y9 R

+ O5 u; z# _  j, c- J' V4 b掏空之后，无论是S11还是S22，都要比原来的改善很多，回波损耗在-30dB以下，这在实际的通路中的响降到最低。从S22>S11可以看出靠近电容的端口回损要大，如果要降低反射，可以将电容放在离发送端远一点的距离上。

二、插损
8 v1 X: i& ]1 B+ S5 z! j1)没有掏空

$ V4 ^. C: ^4 g0 `8 O6 R
% r2 N1 V+ I+ K# N( G) d2)掏空

! O1 z  U* ~( H' F$ j* d
电容造成阻抗的不连续带给插损的影响很小。

! N* q5 t" g( @3 a6 @三、TDR
用前面3D电磁场仿真得到的S参数对这两种电路做TDR分析：
1)没有掏空

" s2 N/ S, q6 B7 p3 f; q# A, ^
2)掏空

' ~% e/ f: ?3 W" Y6 p  D+ ]
可以看到未掏空之前阻抗的不连续点很明显，掏空之后的阻抗十分连续，几乎看不到任何的不连续了
  L$ F- d! W/ A. T类似的掏空处理方法还有很多地方可以用到，如大的QFN焊盘下方， DDR4内存条金手指 的信号参考平面。
, K" V' g# U0 z" z( l1 e( t9 ?掏空区域的大小要根据软件仿真得到，不能一概而论。
4 h0 e" N" L5 o
  R! t" z8 o+ N/ G

garfieldboys

好文章。大神，掏空区域的大小你是如何优化的，可以分享一下吗？

梦醉人生

很好的分享，学习了

中臣

好文章，頂一個！

hanbingchong

不错，好文章， 学习了。

若华110

garfieldboys 发表于 2016-3-9 17:03
好文章。大神，掏空区域的大小你是如何优化的，可以分享一下吗？

此问题值得继续对比 仿真

tanghao113

楼主好文

bingshuihuo

不错，好文章， 学习了

bingshuihuo

可以分享一下模型吗？这个一直不会仿真

bingshuihuo

若华110 发表于 2016-3-11 18:28
此问题值得继续对比 仿真

6 b* @) W7 i9 X$ W: z' ~  V) l继续对比那些东西？

bingshuihuo

好贴快沉了