|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
本帖最后由 mosman 于 2016-3-9 00:57 编辑 ?$ w% E- N4 S% j
$ K8 p3 s5 d4 x0 e' C# E
AC耦合电容组装结构的优化
# W/ n7 H" P! V% L- I: c5 h在高速串行链路中,为了让工作在不同电压下的发送器和接收器能够连接(也许是为了不影响各自buffer模拟电路部分的静态工作点),需要在通路中加入隔直电容,但是隔直电容自身和焊接电容的焊盘会给通路带来阻抗的不连续性。这在设计中都需要仔细考虑,也需要考虑电容是放在发送端还是接收端的问题
( m, d: |+ m3 u$ _& y3 p& N6 T
. W% t8 g5 K; [一个典型的通路作为实例来研究这个问题3 ^7 A0 r5 |6 T* N: k
; }* D4 O1 m5 S* o# S# @' p# q: t+ I! Q0 E( W1 x
其中电容的模型是C=100nF,ESR=1mOhm,ESL=100mn: Z5 M* G* l+ G( `, O0 k
& h- m2 ^9 B4 |5 q x* p. H# h
7 S$ \% b! @; T. Q0 d: G
3 k# A5 O" n4 s5 Y% t当信号传到AC电容处,由于焊盘的面积和电容两端的引脚比较大,这个地方的寄生电容必然很大,最终在TDR图上对应地显示出阻抗偏小。为了让阻抗连续,减少寄生电容,可以在电容的下方将参考平面掏空,如下图
2 Y: X H( I2 L$ u, d
7 F$ R" I6 M% B+ D% P0 l) N0 B
/ T$ j0 h2 r+ x2 g7 _9 z4 Z+ [' B, ~" ^+ L. q
将修改前后的电容结构分别做3D电磁场仿真:
" G2 i" v) |! p一、回损
; D3 o' a6 I# ]% [5 g" F3 ~1)没有掏空
% R/ v# o+ C/ o5 u f
}" J* b9 p6 e! K1 v9 ^8 ?
! b6 L6 U/ D# p1 v3 ^7 d4 u3 _
/ |& \# L9 G" @1 o, L
2)掏空4 i9 ]4 G8 M1 H& E1 h( y
1 K. t& \* U( O0 L @! u
- ?" p# v& P" y3 _2 N* {3 g, a3 f5 ]" t) L5 ?2 M+ g
掏空之后,无论是S11还是S22,都要比原来的改善很多,回波损耗在-30dB以下,这在实际的通路中的响降到最低。从S22>S11可以看出靠近电容的端口回损要大,如果要降低反射,可以将电容放在离发送端远一点的距离上。
9 F( H/ T* ?. _( Z# B- m/ m @$ W0 F8 e( a2 M& }
二、插损 O8 o3 l4 f+ `! ^: S6 M( @
1)没有掏空
5 v( w2 D7 b l! S- {- h0 p
; ~% o& R8 \( \
: q7 Z) @. ]4 ^1 i2 }; y) v2)掏空$ e/ g4 T2 ~& f+ B+ Y3 Z7 u4 \) `; Y
8 e M; W: z+ ~4 E; c- P$ E3 E, g( f( S6 {
电容造成阻抗的不连续带给插损的影响很小。0 l+ T6 x/ y5 G2 Q7 i! `
9 N$ D8 z; X2 d* x- C+ o三、TDR* A# \9 b% m" g: Q5 G8 p8 s
用前面3D电磁场仿真得到的S参数对这两种电路做TDR分析:1 J" |# W {9 o( y' C
1)没有掏空& H. K, w* X' t& b# S$ N, L
& `, C- v4 m/ d1 i* Q
x) U! V4 Y' P! F$ a9 W5 o2)掏空
$ m7 x* o4 K& v; c/ r9 ?' w1 w4 q. ^
* ]" \+ ?8 c+ x' c
1 N3 x8 t; _& P可以看到未掏空之前阻抗的不连续点很明显,掏空之后的阻抗十分连续,几乎看不到任何的不连续了2 S: l3 d# e' r+ ~$ _& i0 h( T- ~7 y
类似的掏空处理方法还有很多地方可以用到,如大的QFN焊盘下方, DDR4内存条金手指 的信号参考平面。+ O) _2 S$ a, l/ A; r9 A
掏空区域的大小要根据软件仿真得到,不能一概而论。
" ?0 Y3 R$ ^# B: ~( R4 o2 d; A% Z' e' U' t! x0 s
; s2 d7 C _ W* M e2 p4 l0 c+ \
9 e+ p5 }0 h' a: d. ^
) E: ^, f1 k5 J9 y0 g
) e6 | e! I3 ?0 d- K |
评分
-
查看全部评分
|