找回密码
 注册
关于网站域名变更的通知
查看: 1426|回复: 5
打印 上一主题 下一主题

IMX6中64位DDR3问题

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2016-3-7 17:34 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
Hi~各位大师,下午好,小弟想问问IMX6中关于64位DDR3的问题,在IMX6SOLO中,是只支持32位的,在IMX6D,IMX6Q中支持64位DDR3,小弟在这里稍微有一点疑惑,这个64位的DDR3是双通道还是怎么说?那么在IMX6D,IMX6Q中是否支持32位的DDR3?为什么单核的只支持32位,双核及以上就可以支持64的呢?小弟不胜了解,还望大师指点一下,先谢过了!
) K; T3 r  d& Z( J& g& b; Q

该用户从未签到

2#
发表于 2016-3-7 23:41 | 只看该作者
主要是考虑容量和位宽,按芯片明确的要求设计

点评

感谢版主大人的回复,我还是再看看手册再说吧。谢谢!  详情 回复 发表于 2016-3-8 10:56

该用户从未签到

3#
 楼主| 发表于 2016-3-8 10:56 | 只看该作者
菩提老树 发表于 2016-3-7 23:41& d& J' r% W0 |: m: m) C: r
主要是考虑容量和位宽,按芯片明确的要求设计
# k  X) P7 l4 ^/ x7 R7 m5 ^! Z2 j; {
感谢版主大人的回复,我还是再看看手册再说吧。谢谢!
! C* h  C( Z& i( H7 ^# j- C0 Q

该用户从未签到

4#
发表于 2016-3-8 13:17 | 只看该作者
本帖最后由 超級狗 于 2016-3-8 13:29 编辑
$ F5 Z$ u6 ~$ m; @6 O* i+ }
; d" L$ Q5 R. h! G2 c. ai.MX6 Quad Reference Manual
5 q5 t+ g3 M, m/ e4 h
# r# e' T3 |8 Z1 t8 a& rMulti Mode DDR Controller (MMDC)
) [2 f  ^$ w% I. M6 q* w
: }4 z# y& L  B/ }# r  o46.1 Introduction9 [' j/ \- V2 y9 B. x
The MMDC is a configurable, high performance, and optimized DDR controller that supports DDR3 x16/x32/x64, LPDDR2 1-channel x16/x32/x64 and LPDDR2 2-channels x16/x32 memory types.
) ^, h6 R+ v+ {6 E+ W" ]8 k% C& {, T6 a0 O1 |: z7 w5 e  n7 U; q! h$ V
i.MX6 四核只有搭配 LP-DDR2 才有支援雙通道Dual Channel)!/ ~8 t5 T0 {8 ?# T6 p

6 L% ^( d8 s; }) Q

点评

感谢超级狗版主大人的回复,小弟这个已经看过了,就是不太明白。。。小弟打算再研究研究处理器的架构什么的,这个板子目前还是采用开发板的布线,原分不动照抄DDR部门,剩下的我们再自己布线,先跑起来,后面的慢慢  详情 回复 发表于 2016-3-8 14:58

该用户从未签到

5#
发表于 2016-3-8 13:28 | 只看该作者
本帖最后由 超級狗 于 2016-3-8 16:22 编辑 ( t3 o( J0 f, [  I' L; d3 y# u% f

2 H0 B- N$ {( \4 A3 G9 T5 _9 ai.MX6 Solo Lite Reference Manual
8 D* u7 t) E* [: X
; a5 c, H( c6 L1 U* R/ l1 \5 r32.1.1 MMDC feature summary
  G! p' N! u# J9 n8 H$ C& w

1 ?9 I: O3 s, }, b' rSupport DRAM Standard) z1 c* Z* j  ]1 C8 m* }5 ~
  • LV-DDR3, DDR3 x16, x32
  • LPDDR2 x16, x32) T' B- G2 K! q6 M6 _; \

% F. g6 q4 F6 z) o( o3 C: _9 G* ]/ a

: d- x$ v5 {1 m2 ~" c
$ m( D" }" k8 V, z8 w- o: R" }" W

该用户从未签到

6#
 楼主| 发表于 2016-3-8 14:58 | 只看该作者
超級狗 发表于 2016-3-8 13:174 K0 t4 Z1 A- Z! [3 E2 \# j; B+ i
i.MX6 Quad Reference Manual
/ m& x  `* L. f' z6 q/ p; ?, Q; a+ }' J# c! r6 t/ o7 O
Multi Mode DDR Controller (MMDC)
9 Q9 t5 w. ~0 O- @8 [; F8 Z( X5 B
感谢超级狗版主大人的回复,小弟这个已经看过了,就是不太明白。。。小弟打算再研究研究处理器的架构什么的,这个板子目前还是采用开发板的布线,原分不动照抄DDR部门,剩下的我们再自己布线,先跑起来,后面的慢慢调整。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-23 08:31 , Processed in 0.140625 second(s), 28 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表