找回密码
 注册
关于网站域名变更的通知
查看: 849|回复: 2
打印 上一主题 下一主题

IMX6_SOLO芯片中LPDDR2的理解

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2016-2-24 11:41 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
Hi~各位大师:
* r: S  B! ~0 _+ f0 |; t9 w! [% ~% o      中午好!
: X2 f3 |" z' O, t# H      小弟又来请教了,小弟一直在学习IMX6这颗芯片,在其中有一些补理解的问题,特此来请教各位大师。! G6 V5 t6 ]: S8 }( y
      IMX6_SOLO芯片支持LPDDR2芯片,所以小弟想用LPDDR2芯片来做设计,那么有一点问题就是,LPDDR2芯片支不支持同组数据位的交换,还有就是同组交换可行么,布线规则和设计理念是不是和DDR3芯片基本一致,保证单根50欧姆,差分100欧姆的设计规则来设计就OK了。' _6 k# N5 O) e8 ?$ G" N

该用户从未签到

2#
 楼主| 发表于 2016-2-24 14:38 | 只看该作者
小弟还想请教一下,这几个管脚怎么接,根据我对芯片手册中的理解VREFXX是接VDD的一半。那么这个RFU是怎么接的,芯片手册中并没有给出这个管脚的用法,只是在数据上面有用到。还有就是LPDDR2不用接ODT,RAS,CAS,WE这几个管脚呢?

1.png (11.28 KB, 下载次数: 7)

1.png

该用户从未签到

3#
发表于 2016-4-14 17:38 | 只看该作者
RAS,CAS,CS,WE是控制总线,必须要接啊,否则无法启动
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-23 15:42 , Processed in 0.140625 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表