PADS9.5的原理图导PCB，出现ecogen failed

songzhuxia

将pads9.5的原理图导入pads9.5的PCB中，出现ECOGEN failed。
1.将所有封装全部删除，重新导入又会正确，再次导入就出现ECOGEN failed。
2.我已先进行sent net list。但是在进行ECO TO PCB还是出现ECOGEN failed。
8 V% O  I# J" X& D- Q! C产生的logic .log文件内容如下：
- d( d  |6 a. C% T, Q# S, s9 HPADS Layout ECO Generator (Version 6.4v) 2016-2-4 13:49:22
/ M" M* _6 O* v! u% {" d. ~Copyright (c) 2003 - 2008 mentor Graphics Corp. - All rights reserved
Command line arguments:  -e d:\PADS Projects\Logic.log -u NOT_CONNECTED -r p -a PART,NET -f -l PCB,NETCLASS,NET
8 e% P' l: s) @; LERROR: Wrong gate pin data at the line: URT3_CK/T1_BKIN 52.0.U.PB13/SPI2_SCK/USART3_CTS/

( U7 f+ f4 k2 G8 msec

% F! Q6 S2 ^9 x, c7 K+ H: I这上面的原件及封装我在另外一个工程上使用是没有问题的。
# x' q: R& b5 X4 Z: b
望知道的伙伴，大侠赐教指正。谢谢



, T, p$ e( l. j2 G+ d  ^1 U
( L5 }0 ?' z( C2 W, ~( E

jimmy

原理图导出低版本的话，再重新导入。
! w: t0 v; ]6 P' T- K( w: J
有时候，重启电脑和软件也是可以解决。

adwordslai

看起来原理图封装做的不规范

songzhuxia

adwordslai 发表于 2016-2-6 16:58
7 ?* A, i- Z6 f! d2 p看起来原理图封装做的不规范

的确是一个器件的封装不规范造成的，但是在器件进行eco check时是报告是0个错误。我使用的是PADS9.5的破解版。
$ J( u3 Q0 z. p5 [& R" r5 j目前，其他工程的导入是没有错的，附件是该报错器件的封装。
# a9 c; {( w9 j! ^; J6 T望指教，谢谢@jimmy；adwordslai 。
! K3 d( B" @+ [6 P

songzhuxia

问题已解决，原来是CAE封装的问题。
6 Z0 A% m( t2 K' K" g1 A  Q4 O谢谢大家的帮助。

i265

解决办法 ： 将原理图或者PCB导出低格式然后在导入  

songzhuxia

i265 发表于 2016-3-25 16:35
解决办法 ： 将原理图或者PCB导出低格式然后在导入

( P2 m$ w. ~/ s6 b是我CAE封装的问题，谢谢帮助

marco_ma

能具体说明下如何解决的不，我现在碰到同样的问题了。搞半天了。