BUCK电容（以及仿真频率）

故城往事

      在PDN设计中，buck电容究竟是什么电容？就是单纯减小环路面积的么？而在高通的PDN仿真中，最大的仿真频率是500兆，但是芯片的频率已经到达几个G了，这是为什么？
0 G9 f. X# W8 {! x) ^+ m( p+ X     哪个大婶详细讲下？

, S% Q8 @4 e9 l  r

fallen

BUCK还是BULK?

故城往事

fallen 发表于 2015-12-17 13:59
BUCK还是BULK?

. a9 O9 u0 I5 ?/ _$ h) Q" z写错了,是BULK

fallen

BULK就是大电容，用于储能的。具体的仿真的你问其他相关人士。

chrischouchou

PDN仿真只需要考虑低频的就可以了，高频去耦都是在芯片内部封装或者是硅片上做的，如果想要仿真高频的话，必须要有芯片封装和内部金属层的版图文件。