找回密码
 注册
关于网站域名变更的通知
查看: 11364|回复: 21
打印 上一主题 下一主题

关于USB的阻抗问题的讨论

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2015-12-16 22:08 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
相信现在每一个产品上都有USB的接口。既然有USB的接口,那么就会存在USB的总线。问题来了,USB2.0的阻抗要求是多少?误差范围是多少?如何进行测试?测试的时候需要注意哪些问题?各位根据USB-IF协议尽情的讨论吧

该用户从未签到

推荐
 楼主| 发表于 2015-12-18 22:33 | 只看该作者
        USB2.0的接口是我见过最活跃且寿命最长的外部接口,到目前为止很多产品都还在使用USB2.0的接口,包括现在移动端的一些产品,都还是USB2.0。提这个问题出来也是因为Apple公司对产品要求认证的原因,只要是Apple系的产品都需要通过他们的认证,其中就有关于USB的认证,对信号完整性要求的非常严格。由于保密性的原因,在这里只给大家写出几个相关的参数。
' h& U( l" S& }& m9 p* X        USB2.0的阻抗要求是差分90ohm,范围+/-15%;规范要求的是采用TDR设备或者是VNA设备进行测试;在测试的时候需要注意的是全链路进行测试,而不是像大家平常测试的时候只测试PCB走线或者说cable即可,它不仅包含了这些,还包含了连接器、ESD/CM等等,只要是链路上的都有包含。另外,其上升时间也有明确的要求,要求是200ps,当然,可以少于这个时间。$ Q  e- ]) K0 b  _0 {+ r
        当然,还有在提问中没有说到的,比如损耗、串扰、延时、偏移等等,都需要注意。
6 x. S6 Y5 M/ T; A4 n

该用户从未签到

推荐
发表于 2016-1-6 21:58 | 只看该作者
菩提老树 发表于 2015-12-20 14:06$ Y; ~2 L+ }( e- t
恩,现在很多都是要求比较严格些,这样在设计的时候不容易出问题,其实之前我要求的比10%还严格。

3 ~' J/ T  ?. R2 |& A8 O额, 其实我目前的所有板子,单端都是50欧姆/10%,差分都是100欧姆/10%,不管速率好高,一律都是。有些usb hub或USB phy的手册上说90欧姆,但自己也都是按照100欧姆来走线的。$ G0 u3 F6 O, Z$ S

该用户从未签到

推荐
发表于 2016-2-13 16:33 | 只看该作者
pel811 发表于 2016-1-9 19:56
, w8 H1 y. V+ X2 W7 j一般情况都是follow 协议里面的阻抗,主要还是看芯片厂商,像intel的平台 USB2.0用的是85ohm阻抗。有的还用 ...
9 g( r  ?; B& ]0 Q
仿真结果看85ohm,80ohm用到USB都行。  -Intel的平台 USB2.0用85ohm或80ohm阻抗应该是考虑线可走粗点,减少损耗。8 H5 ?  N" D6 a2 \1 ]

该用户从未签到

2#
发表于 2015-12-18 10:51 | 只看该作者
USB2.0的差分阻抗:90R+/-10%;  单端阻抗:45-70R。# [* u7 a7 R; d2 E& S3 K! j8 I

点评

Fallen版主,我猜你这是没有看规范根据经验讲出来的。,你这个不算错,只是不全  详情 回复 发表于 2015-12-18 12:25

该用户从未签到

3#
 楼主| 发表于 2015-12-18 12:25 | 只看该作者
fallen 发表于 2015-12-18 10:51
+ Q6 g  F1 e( b1 O8 b: Q1 r3 CUSB2.0的差分阻抗:90R+/-10%;  单端阻抗:45-70R。

9 N: d4 H7 {  J& f$ Z# EFallen版主,我猜你这是没有看规范根据经验讲出来的。,你这个不算错,只是不全

点评

这都被你看出来了。  详情 回复 发表于 2015-12-18 13:48

该用户从未签到

4#
发表于 2015-12-18 13:48 | 只看该作者
菩提老树 发表于 2015-12-18 12:253 S( @' N, g; o6 g
Fallen版主,我猜你这是没有看规范根据经验讲出来的。,你这个不算错,只是不全
% c6 B' `/ B, P0 c4 o8 J
这都被你看出来了。. t- C" h& `* k/ S5 E# \5 O5 t

点评

我提这个问题出来主要是希望更多的人去看看规范,然后我们再来聊聊规范。结果接龙的貌似不够多。  详情 回复 发表于 2015-12-18 22:01

该用户从未签到

5#
 楼主| 发表于 2015-12-18 22:01 | 只看该作者
fallen 发表于 2015-12-18 13:48
, N8 [, X0 o2 n* \" ?; r0 A+ j5 Q这都被你看出来了。

1 k: e6 l" `: {- N# W3 _3 ?我提这个问题出来主要是希望更多的人去看看规范,然后我们再来聊聊规范。结果接龙的貌似不够多。

点评

我看你发帖,没有人回复你,所以就来给你增加点人气。 90+/-15%确实是规范上面的,但是我们实际做板都是按照10%来做。  详情 回复 发表于 2015-12-19 12:55

该用户从未签到

7#
发表于 2015-12-19 12:55 | 只看该作者
菩提老树 发表于 2015-12-18 22:01
% ?: A0 ^/ Z0 [0 ]+ `我提这个问题出来主要是希望更多的人去看看规范,然后我们再来聊聊规范。结果接龙的貌似不够多。
6 Z$ T+ k2 I3 W1 ?: P0 ?. a6 V7 a0 t7 B
我看你发帖,没有人回复你,所以就来给你增加点人气。
% e$ h. m+ c( v90+/-15%确实是规范上面的,但是我们实际做板都是按照10%来做。
7 o* C! x+ N' M( d) x

点评

恩,现在很多都是要求比较严格些,这样在设计的时候不容易出问题,其实之前我要求的比10%还严格。  详情 回复 发表于 2015-12-20 14:06

该用户从未签到

8#
 楼主| 发表于 2015-12-20 14:06 | 只看该作者
fallen 发表于 2015-12-19 12:55
- a# `( k' \9 G0 h- g  M& y6 G我看你发帖,没有人回复你,所以就来给你增加点人气。5 v% K) P% W8 M, A
90+/-15%确实是规范上面的,但是我们实际做板都是 ...

  _+ u9 D; n" m恩,现在很多都是要求比较严格些,这样在设计的时候不容易出问题,其实之前我要求的比10%还严格。

点评

额, 其实我目前的所有板子,单端都是50欧姆/10%,差分都是100欧姆/10%,不管速率好高,一律都是。有些usb hub或USB phy的手册上说90欧姆,但自己也都是按照100欧姆来走线的。  详情 回复 发表于 2016-1-6 21:58

该用户从未签到

9#
发表于 2015-12-20 23:49 | 只看该作者
       能发一些资料么,目前我涉及的比较少

该用户从未签到

10#
 楼主| 发表于 2015-12-21 12:33 | 只看该作者
你需要使用哪种总线,就可以去查看哪种总线的资料,网上的资料还是蛮多的。如果网上找不到,再说

该用户从未签到

11#
发表于 2015-12-30 19:33 | 只看该作者
上升时间不是500ps吗?

该用户从未签到

13#
发表于 2016-1-9 19:56 | 只看该作者
一般情况都是follow 协议里面的阻抗,主要还是看芯片厂商,像intel的平台 USB2.0用的是85ohm阻抗。有的还用到80ohm阻抗。参考协议的同时,也需要参考芯片厂商的设计指导。

点评

仿真结果看85ohm,80ohm用到USB都行。 -Intel的平台 USB2.0用85ohm或80ohm阻抗应该是考虑线可走粗点,减少损耗。  详情 回复 发表于 2016-2-13 16:33
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-18 14:31 , Processed in 0.140625 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表