找回密码
 注册
关于网站域名变更的通知
查看: 1046|回复: 7
打印 上一主题 下一主题

CPU端的Vswing小的issue

[复制链接]
  • TA的每日心情
    郁闷
    2019-11-19 15:44
  • 签到天数: 1 天

    [LV.1]初来乍到

    跳转到指定楼层
    1#
    发表于 2015-12-15 14:00 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x
    CPU端的Vswing很小,使得CPU端的数据margin很小或者fail。每个channel接两根DR的UDIMM,DIMM端的drvier strengthen已经是最强(34ohm),有什么方法能使CPU端的Vswing变大,需要找DIMM厂家将DIMM的drvier strengthen再加更强的step吗?或者还有其他方法吗?CPU端的ODT已经调高过(从60ohm到120ohm)。

    该用户从未签到

    2#
    发表于 2015-12-17 12:11 | 只看该作者
    请问 是X86的主板产品吗,那目前是read信号的margin小?
  • TA的每日心情
    郁闷
    2019-11-19 15:44
  • 签到天数: 1 天

    [LV.1]初来乍到

    3#
     楼主| 发表于 2015-12-17 12:34 | 只看该作者
    是的。read信号的margin小,整个的read信号的Vswing很小,导致C-的margin不过,C+的margin也很小。DIMM端的driver strengthen已经是最强,CPU端的ODT也调高过,可是整个的Vswing还是很小。不知有什么其他好的方法,改进read时的Vswing,使其变大。
  • TA的每日心情
    郁闷
    2019-11-19 15:44
  • 签到天数: 1 天

    [LV.1]初来乍到

    4#
     楼主| 发表于 2015-12-17 12:41 | 只看该作者
    目前是每个channel接2根DIMM,满负载。DR+DR, SR+SR, SR+DR, DR+SR

    点评

    X86的内存没实际测试过,看描述应该是示波器自动测试吧。ARM架构我一般也是手动测试,你在鼎阳的智库群吗,可以在群了问问。另如果有解决方法了,也请在论坛分享,谢谢!  详情 回复 发表于 2015-12-17 21:37

    该用户从未签到

    5#
    发表于 2015-12-17 21:37 | 只看该作者
    ljzyhjbfwh 发表于 2015-12-17 12:412 Y9 n. e8 I, e8 h: l& w
    目前是每个channel接2根DIMM,满负载。DR+DR, SR+SR, SR+DR, DR+SR
    ) `% r+ N+ m2 S
    X86的内存没实际测试过,看描述应该是示波器自动测试吧。ARM架构我一般也是手动测试,你在鼎阳的智库群吗,可以在群了问问。另如果有解决方法了,也请在论坛分享,谢谢!9 G/ W! W6 `  V2 S, f1 S6 ]- T+ s- d
  • TA的每日心情
    郁闷
    2019-11-19 15:44
  • 签到天数: 1 天

    [LV.1]初来乍到

    6#
     楼主| 发表于 2015-12-18 14:51 | 只看该作者
    谢谢Devin回复。是用软件工具测试的margin。请问如何可以加入智库群

    该用户从未签到

    8#
    发表于 2016-3-7 13:24 | 只看该作者
    基本面封面
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-8-23 08:34 , Processed in 0.125000 second(s), 24 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表