|
|
2#
楼主 |
发表于 2015-11-17 11:15
|
只看该作者
结论：* R6 ?, T9 }3 i5 m1 h
因此，作为ADC的用- a5 q: Z! ^, s
户，设计人员必须在电源设计和布局布线阶段就做好积极
( W# Q! N% ~& [" u* r应对。下面是一些有用的提示，可帮助设计人员最大程度
1 C, r! [; l2 E8 `地提高PCB对电源变化的抗扰度：
, U! d: f( h1 t) {% n/ o7 ~1 Q• 对到达系统板的所有电源轨和总线电压去耦。5 ^1 B2 C( t$ q/ T$ F( w' R- n6 {, s
• 记住：每增加一级增益就会每10倍频程增加大约20 dB。
1 R0 S" @" u# r9 s• 如果电源引线较长并为特定IC、器件和/或区域供电，/ W5 n* e% Q. v% _* e7 ]
则应再次去耦。
$ O8 l2 @% A: \( R h• 对高频和低频都要去耦。
8 F9 G) C( C. b% n& J• 去耦电容接地前的电源入口点常常使用串联铁氧体磁
, }. \; V( N; E7 C珠。对进入系统板的每个电源电压都要这样做，无论它- q. l+ r8 A O
是来自LDO还是来自开关调节器。
2 R1 k, E: o/ N% ]• 对于加入的电容，应使用紧密叠置的电源和接地层(间# }1 E) A( G7 j' S, o ~( g
距≤4密尔)，从而使PCB设计本身具备高频去耦能力。) ~( O& B5 }! D9 Y. |- E* ~/ ?
• 同任何良好的电路板布局一样，电源应远离敏感的模拟7 q- K- e/ q% y
电路，如ADC的前端级和时钟电路等。
5 A7 O* g) @& L" s$ }0 n- A• 良好的电路分割至关重要，可以将一些元件放在PCB的* s8 q# G+ v8 l( |# P; ]1 t% y
背面以增强隔离。
$ b! F+ h( @" U2 R T) n1 D6 K9 Q• 注意接地返回路径，特别是数字侧，确保数字瞬变不会9 ~8 g- ^" A0 `! G& x* r$ X7 J
返回到电路板的模拟部分。某些情况下，分离接地层也) Z+ i) C& a; Z! H \. J* a: \# u
可能有用。 x# [7 E0 S$ } z! O* C$ Q
• 将模拟和数字参考元件保持在各自的层面上。这一常规
; m' y. F2 G& ~# D( M1 \6 W! N做法可增强对噪声和耦合交互作用的隔离。
$ {" B4 v$ w) H+ K6 w• 遵循IC制造商的建议；如果应用笔记或数据手册没有直接$ T9 M4 S/ Z5 v% M& F A
说明，则应研究评估板。这些都是非常好的起步工具。 |
|
/1 
发表于 2015-11-17 11:07
收藏
淘帖
支持！
反对！
