关于Hspice模型转IBIS模型

nishiyufrank

我在做IC的IBIS model，目前手里只有一些IP的Hspice和Spice模型，在此想请教各位高手：1. 如何将这些IP的Hspice和Spice转换为IBIS？

( {6 s% w" Q. A/ N, I; P; Q2. 我想将各个IP和GPIO的Hspice和Spice转换为IBIS，再根据这些模块的IBIS手工编写一个整个IC的IBIS，此思路是否正确？
( i! f1 b) F! n- f: Z0 u恳请大家赐教，非常感谢！

nishiyufrank

请大家多指教！

qingdalj

第一个问题太大了，我回答第二个：芯片的IBIS模型本来就是由好多子模型构成的，所以你可以把各种电平格式的模型放在一起；速率很高的信号，实现起来有点困难

Head4psi

兩種 tool 給你參考：
1. cadence / ASI 的Tool 名稱叫 : T2B
2. IO methodology 的Tool 名稱叫 : SIMDE

nishiyufrank

qingdalj 发表于 2015-11-5 17:04
第一个问题太大了，我回答第二个：芯片的IBIS模型本来就是由好多子模型构成的，所以你可以把各种电平格式的 ...

  n4 \+ }6 {+ ^感谢版主赐教！关于这两个问题：1. 我现在想做我们SoC的IBIS model来进行仿真，但是我们没有整个IC的Spice model，只有各个IP的Hspice和Spice。我目前刚刚拿到DDR IP的CMD和DQ两个Hspice model，看了模型里面的描述不是很明白，也和IBIS model里面的语法和内容对不上，现在打算将Hspice转换成IBIS model，再通过手工的形式嵌入到SoC的IBIS model里面。如果成功，再将其他GPIO和IP的Spice model依照此方法进行转换。请问这是否可行？
, a% {1 z: [: t( e# M2. 速率最高的应该是DDR了，其余的还有射频部分，但是我想先仿真DDR，USB，MIPI部分的SI和整板的PI，然后再用示波器去实测，进行对比来检查模型精度。
0 V9 {9 J& `* I* _* h7 Y/ f3. 关于封装，已经和同事确认：我们可以从封装厂拿到各个管脚（BGA Ball）的RLC值，请问这个RLC值是否需要和IP Spice里面的RLC值相加后，再填入SoC的IBIS model里面？

/ Z# j2 |8 w1 w9 E恳请版主帮忙检查以上思路和方法是否正确，是否还有更好的方法和思路，谢谢赐教！
; o& `! \, k( ?" S/ \6 G

nishiyufrank

Head4psi 发表于 2015-11-5 17:08
" H2 y, v3 H+ Y3 d1 w兩種 tool 給你參考：
- g+ w! ~' G! |  j, t1. cadence / ASI 的Tool 名稱叫 : T2B
, F) {  N+ o3 s2 M2. IO methodology 的Tool 名稱叫 : SIMDE

谢谢指教，我用T2B试试看，非常感谢指导！

qingdalj

nishiyufrank 发表于 2015-11-5 22:11
感谢版主赐教！关于这两个问题：1. 我现在想做我们SoC的IBIS model来进行仿真，但是我们没有整个IC的Spic ...

1.IBIS和SPICE的语法本来就不一样，所以才要转换；你要很了解这两个模型的架构和语法才行，不然会出很多错误的；思路可以。
2.DDR速率不高，我说的是那种高速串行信号
4 P9 U8 t+ {$ a3.最好不要相加，把管脚的RLC写入IBIS就行，其他的可以转换的时候就带着；这里的RLC应该是串联的关系，相加的话带宽都不一样，影响还是比较大的。

nishiyufrank

qingdalj 发表于 2015-11-7 16:49
! v4 Q) j( [' w# Y% J1.IBIS和SPICE的语法本来就不一样，所以才要转换；你要很了解这两个模型的架构和语法才行，不然会出很多 ...

谢谢指导，我先用T2B转换模型，再进行整合。感谢您的帮助！

yourjun

太厉害了，我都还看不明白