关于HDL导网表时候的问题

小小菜

小弟在导网表的时候，原理图单独打包都没有问题，可是update pcb这一步会出现error，问题在图片，有没有各位大师遇到过或者知道这是什么情况，小弟在此感激不尽

小帅哥在江苏

就是在这一步遇到的问题，一直在纠结这个问题， 望各位前辈有遇到货晓得问题出在哪，小弟感激不尽，谢谢

dzkcool

原理图打包时勾选下图中的选项。

- g! P0 I, Y$ M# O/ j6 n, ~

小小菜

dzkcool 发表于 2015-11-2 13:18
原理图打包时勾选下图中的选项。

5 x# P" E. r. I( M这个好像点不了，是灰色的，我一开始也以为是这个问题，后来发现不是这里的问题
) ~; b4 p5 p, j- _

zxpchx

小小菜 发表于 2015-11-2 16:35
这个好像点不了，是灰色的，我一开始也以为是这个问题，后来发现不是这里的问题

5 d, Z' E1 A$ ?5 |1 P请点击一下update pcb,再点.