ORCAD 封装引脚对齐

哈达恋

使用cadence三个月了，还没体会到比altium designer好在哪里，画的基本都是两层板，没有用到什么特殊工具，觉得cadence把简单的事情复杂化了，很浪费时间，AD半小时可以完成的事情，cadence差不多要1-2小时。。。
9 T, e7 \( v/ Q5 [不由得开篇感慨了一下。。。。
; D6 j! ~& c2 E- h9 [) T  e   
2 W9 o2 n" I0 H" [$ l' q   如上图，我画了个原理图元件封装，已经网格对齐了，也对属性进行了一些设置

$ \8 ]! Y3 o* v* v4 D4 }    但是到了原理图绘制界面时，就是不对齐，它就是不对齐！！！，还变了模样！！~！！你说这是闹哪样？？？？？？？
* R$ b* c( k4 v! `/ p/ O
2 I6 f3 d5 _8 y" h. c8 ]    朋友们，你们提醒我下怎么解决吧。。。我没招了。感谢~

5 |0 U, q4 K, X$ G& ]% q6 C

哈达恋

坑死了，我画完保存，重新打开还是原来的模样。。。

12345liyunyun

外面那虚线框没对齐

哈达恋

12345liyunyun 发表于 2015-10-30 00:00
2 f- h  K: N7 u3 @+ N- t外面那虚线框没对齐

这个有可能，我后来关闭重启电脑就好了。。。
6 I8 r; }0 [" H3 D4 V) p0 [