ORCAD 封装引脚对齐

哈达恋

使用cadence三个月了，还没体会到比altium designer好在哪里，画的基本都是两层板，没有用到什么特殊工具，觉得cadence把简单的事情复杂化了，很浪费时间，AD半小时可以完成的事情，cadence差不多要1-2小时。。。
不由得开篇感慨了一下。。。。
8 R/ d0 u4 Y0 u; s- v, o   
   如上图，我画了个原理图元件封装，已经网格对齐了，也对属性进行了一些设置
2 q! h6 k8 t+ I0 j, u8 U; p9 x; p) u
    但是到了原理图绘制界面时，就是不对齐，它就是不对齐！！！，还变了模样！！~！！你说这是闹哪样？？？？？？？
5 Z# g, t! F6 d4 p$ `. j  q
7 a. P& k5 @7 \& T2 ^    朋友们，你们提醒我下怎么解决吧。。。我没招了。感谢~
$ Y7 F4 l% `( e  B0 u
. r" h6 C: P. q, w) \0 R/ b

哈达恋

坑死了，我画完保存，重新打开还是原来的模样。。。

12345liyunyun

外面那虚线框没对齐

哈达恋

12345liyunyun 发表于 2015-10-30 00:00
外面那虚线框没对齐

! k+ n% A4 E3 Y4 Q! J: J这个有可能，我后来关闭重启电脑就好了。。。