求助：PCB铜皮间距避让问题

qilinwang66

我在设计规则里面将铜皮与铜皮间距设置为0，类和网络里面也没有设置特殊的规则，可是铺完铜皮后，发现两个铜皮之间还是有0.2mm 的铜皮避让，请教大神
- M1 @( @" d. d' i# r4 x们这是什么情况，是软件问题还是那里设置问题，原设计铺铜就遇见这种情况，
3 H% B3 O# g/ {. B2 Q9 [) `我又重新建了一个新设计，铺完铜皮后情况还是一样．

qilinwang66

其他设计这样设置都没问题，唯独上面这个设计是这种情况
: [) o3 M. L% V3 E+ }7 Y8 `+ b附件设计文档，请大神们帮忙看看！谢谢！！
2 [1 c, q- _4 l+ a