两个工程，各一个原理图一个PCB，如何将两个PCB和合并到一块？

any_014

) X% u: z2 F/ Q. i
7 @; U% a0 [0 S9 W6 N' T7 z2 I其中一个是核心板，一个是母板。原来是分开的，通过排针链接。
现在想一个母板中直接嵌入两个核心板，就是都在一个板子上。
. ^- g4 x3 S. L: l  n+ e* _- }有什么办法呢？头疼。

---------------------------------------------------------------------------
# v$ N+ D: F+ x& Z5 P# Z  _+ s
总结一下吧。
/ {( ?. J  Z3 K) D8 N7 g层次化原理图设计，将核心板原理图repeat两份，后来的这份按照之前画好的执行copy room formats后，可变成排列走线一样(貌似敷铜没有复制成功)。
; n! z% G7 Z7 E9 }% K原来的原理图是sheet2，对应的pcb图上的两部分网络和元件名都自动加上了_sheet21和_sheet22。
然后又把母板的原理图和考进工程来，因为之前的元件名和网络名都自动加上了后缀，所以基本上不可能和现在家的母板有重名(电源网络除外)。
( o6 y0 l) `+ n8 K# t4 m$ i) S把母板pcb再拷贝添加进现有的pcb里来，就可以和原理对应上了。
- ~1 A% o9 O; w1 P% c
$ X% Q  o& B& w' p最后遇到的问题我另发帖询问吧，这个算是结贴了。
' v  A& P- c$ T- ~0 i

himonika

1. 强制合并：新建一个新的PCB，然后把你要拼的PCB复制，并粘贴到这个新的PCB上，粘贴时候记得勾选允许位号重复，保持网络这两个选项；
# c7 u! n8 B7 u$ e2 Q3 N
2. 普通合并：将原理图都放在同一个项目下，然后要新建一个顶层图，并放置sheet symbol，即使这两个板子上相互独立的，然后按照方法一新建PCB并进行合并；

特别要注意，新建的pcb的环境要跟你已完成的PCB的环境是一样的，比如规则，叠层。

如果层数或者厚度要求不一样，那还是放弃吧。

any_014

最好的办法是两个工程的原理图能对应上，元件编号不冲突，然后把两个PCB复制到一个PCB里，对应两个原理图。

any_014

谢谢回复。
( ?8 T! B  G. b' A& U粘贴时允许位号重复，这个选项在哪里找呢？
9 ^1 U) L( s$ r! n  P或者，粘帖的时候，能否元件标号自动重新分配？

any_014

; J1 d+ C5 @) v" _7 H; }  e试着放置sheet symbol，然后将其对应原来的原理图sheet2，又设置其属性为repeat(sheet2,1,2)
  G  _6 P) S; [7 m+ ]结果出了两个room，分别为：sheet21和sheet22，但原Pcb上的所有元件都被移除了。
, A5 H3 K) F1 T% }% o
2 ^. V1 x5 y& ?4 q& U! G; `( ^
5 s+ N6 |0 K1 u  k2 P3 W我是按附件中的说明操作的。
+ W% X0 K+ _- Z: U* y Altium Designer 中原理图及PCB多通道功能设计 by pkkong.pdf (1.51 MB, 下载次数: 49)

2015-9-11 16:42 上传

点击文件名下载附件
下载积分: 威望 -5

  q) o9 _" j) y# W( L) k
# g8 ^0 t7 s8 D+ }  n! [6 F

any_014

himonika 发表于 2015-9-11 16:01
1. 强制合并：新建一个新的PCB，然后把你要拼的PCB复制，并粘贴到这个新的PCB上，粘贴时候记得勾选允许位号 ...

另画了个简单的工程测试了下。
- C% m" E" {' n( V- \1 l3 Y% A$ g9 a画了个图，然后改成多通道画法，复用3次。更新到PCB后确实出现了3个ROM及相应元件，摆放好一个后，可以copy room formats，另外的room就变成了同样的摆放及连线。
$ D5 Z3 P  f( P7 z) P9 ~/ i
2 h" H3 @$ s8 l9 C3 V但，回到原理图后，改成复用5次，更新PCB后又出了2个ROM及相应元件，但再次copy room formats后，却提示：“the source and destination rooms are members of different channel chasses”
$ R7 X7 p/ Y- _' t* @5 `

2723498933

any_014 发表于 2015-9-11 16:22
谢谢回复。
6 t/ S& x; t3 Z! R. [; E粘贴时允许位号重复，这个选项在哪里找呢？
. R9 |( U6 Y* U  ^" }* U9 X或者，粘帖的时候，能否元件标号自动重新分配？

4 w3 d( b% j3 c% A2 h特殊粘贴！可以实现位号重复！

any_014

2723498933 发表于 2015-9-12 08:35
+ ]4 k8 o) Y  X  g$ S0 t/ N) n4 `特殊粘贴！可以实现位号重复！

谢谢，特殊粘帖的话，可以实现元件号重名，也可以保持原来的网络，但这样两部分电路不是就有很多飞线了吗？
5 C: q9 r4 l  U# ^/ l
今天试了层次化原理图设计，复制成功了，但敷铜没复制过来。

any_014

请教：sheet2复用了2次，对应的pcb中的电路为sheet21和sheet22，现在想将另一个原理图中的网络9连到sheet21网络里的9，不知道该怎么操作了。请过来人指点。
; }" o  `2 g6 I& x" R6 G10，11，12这样连过去的话，sheet21和sheet22里的相应管脚都会连过去，不是我想要的。

0 q% w' B! }" U& l9 l
# s2 G& B- f0 S
另：本来想用总线连接的，直接联系啊[1..100]到另一个sheet里的[1..100]，结果ad崩溃了。
% L, t% ^4 k+ ~( f

neon

合并不是那么好做的，不过也还是有办法的，三言两语说不清楚。

himonika

any_014 发表于 2015-9-11 17:35
! {& B+ b& r7 {) A另画了个简单的工程测试了下。
4 a, O7 E# y2 u1 p画了个图，然后改成多通道画法，复用3次。更新到PCB后确实出现了3个ROM及 ...

8 \0 R2 Z1 G; m7 T! C你是不是忘记把新的两个模块的room添加进跟老模块同一个channel class了？？添加进去就可以了。
/ F: k' ?7 `) y6 B& k! N" a- T

himonika

any_014 发表于 2015-9-12 11:22
谢谢，特殊粘帖的话，可以实现元件号重名，也可以保持原来的网络，但这样两部分电路不是就有很多飞线了吗 ...

很多飞线是无法避免的，除非你把两个原理图的网络都改成没有重复网络名的，这不现实；

一般你在复制之前，可以在各自的PCB检查DRC错，确认无错后在复制。
( p/ V: |4 v  P6 \9 ]+ o建议你把复制改为剪切，这样你可以确保是不是所有东西都被你复制了，剪切完源文件不要保存就可以了。
. O9 \! c% _3 ^$ c/ d9 O5 R
敷铜没复制过来这个问题，你试试复制的时候，对于重新铺铜的提示选择“否”