找回密码
 注册
关于网站域名变更的通知
查看: 2998|回复: 6
打印 上一主题 下一主题

原理图合并问题

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2008-9-23 11:14 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
最近画了张图,把接口部分和CPU主控电路部分分开画在两个文件(在同一工程文件中)里,现要开始布板,请问怎么把两个文件中的电路布在同一块PCB板中?

该用户从未签到

2#
发表于 2008-9-24 10:36 | 只看该作者
既然是同一工程下,就可以直接从工程总图直接吧网络导入PCB!关键你是否建立了层次原理图。- B/ {) m( E0 e  b0 z/ G$ h+ W
$ I2 c  t0 u3 c
把多张原理图连接起来,在同一PCB文件上进行绘制,具体操作步骤如下:
9 [. G+ i. G, w9 I/ g) s' y1 q) {
! k+ ]+ w6 _/ S* s6 t. I: l1.首先要确保每张原理图都要放置互相连接的端口(即Port),相连的端口名称要一样.
2 L9 n/ {7 O8 h. D2 S% H& U4 O
# m# ]5 ?% [* f' D# H) d2.新建一个SCH文件或打开一个上面有足够空白空间的SCH文件. & g2 x( Z2 N( [- o; Y: e3 L, B

4 L1 L, m/ K# m2 C" ~7 j' r3.在选定的SCH文件上,执行Design—Create System From Sheet...命令,选择一个SCH文 0 Q$ _4 a& v  }8 @0 P- e
件,回车确认.
% M4 u" A. l) ~- m: Y
) n+ F" `- ]) t5 }0 [5 |4.把生成的方块,放置在合适的地方. " N/ S2 }. G/ |4 V7 b$ J0 S
* N+ g' B* ]- i. t7 `. Z
5.重复3、4步骤,直至添加完所有相连的SCH文件.
( t- Q0 x0 W) q1 h+ ^0 X4 m) `- `  @% o
; f# m, ?8 f: Y# Q5 ?6.把每个方块具有相同端口(即Port)用导线相连.
" \5 A$ G5 N( {9 ]
9 ^. P+ z$ n8 `7 B: G. a1 G$ B7.在此SCH文件上生成网络表.

3 A5 Q) j$ |% F' M6 ] 0 H6 o2 S% ?) a6 V: n
8.新建一个PCB文件,加载所生成的网络表.
% r) ]7 e; n. C" a 4 ~8 M( L$ R; v+ v: ~% d

$ m& J" K9 K' g$ XProtel中实现多张图的统一编号,首先要将多张图纸做成层次原理图,然后点击到总图再选择菜单Tools 下Annotate选项,再将Options标签下的Current sheet only 项的小勾去掉,点击OK,完成.
  @3 E, X3 M, U. u0 I+ n/ a+ ?- ~ 9 j6 e) `# I- V0 I$ ]* g5 K' Y, u9 q
------------------------2 ?4 g0 S0 W: t# v7 Q5 A) D0 I! d
用Protel99画层次原理图时:Duplicate Sheet Numbers是什么错误?
4 i" c/ H  J3 F6 F( h- n8 m9 p/ C1 T是sheet编号重复。1 ^6 t% m+ L+ u
打开SCH图,然后按快捷键,D,O。+ r& z* Z* J) d4 M( L5 g
在弹出的option对话框中,单击organization标签,在下面的sheet   NO.里面填好标号,不要重复了。
' F* z* b7 _1 Q

评分

参与人数 1贡献 +10 收起 理由
cjf + 10

查看全部评分

该用户从未签到

3#
 楼主| 发表于 2008-9-24 17:09 | 只看该作者
谢谢你的详细解答!
$ q( A2 E8 o- u9 t4 V0 f必须建立层次原理图才可以吗?

该用户从未签到

4#
发表于 2008-9-25 20:31 | 只看该作者
也可以啊,4 A* d# i. m2 F5 s! P2 B2 h
你把它們UP到兩個PCB中然后再把其中的一個全部COPY到另一個PCB中然后自己找NET拉線就行了....
! t* |* k2 E# V- {. l不過有點慢呵

该用户从未签到

5#
 楼主| 发表于 2008-9-26 09:03 | 只看该作者
呵呵,也是.8 P9 w* ~* z: V; I$ g

$ E0 V0 U. j+ v/ o) Y我试试用层次原理图解决吧

该用户从未签到

6#
发表于 2008-9-26 17:34 | 只看该作者
还有一个经常遇到的问题就是网表导入PCB时,会提示
; n' u& g1 K' `8 r, M3 D5 U" @net aready exist
! x: _& r% }" h9 g0 E可以在生成网表时,# ^# {; _/ C. y  L' v2 N
net identifier scope一栏由sheet symbol/port connections改为net labels and ports global

该用户从未签到

7#
 楼主| 发表于 2008-10-13 09:00 | 只看该作者

回复 6# 的帖子

非常感谢燃放的热心指点!+ }2 o. v; J. w
我记住了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-27 05:36 , Processed in 0.125000 second(s), 29 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表