[求助]问一个关于FPGA引脚的PCB引出的问题

yangbinKEN

我现在在用ALTERA的EP2S180（1020引脚）搭一个测试平台，用16层版（加上顶层和底层共8层信号层），6MIL的最小线宽，请问一下，靠近FPGA中心的I/0引脚怎么引出来啊？

: A- }3 Y7 x5 ], \  b, d8 ?7 o我认为最多就是通过过孔每相邻管脚之间引出8条线出来啊，那里面的I/O不是不能用了？

/ E$ w3 p- @4 Q, @% s) a谢谢

steven

你需要把线变细，每层在相邻管脚引2根线出来即可。如果不行，把最外面2排用Top层引出，3、4用Bottom层引出。

lonsword

可以用比两个引脚间的长度细的线，还可以在引脚之间打过孔，由别的层走线

yangbinKEN

谢谢楼上两位的回答  但是我那块版子 PIN与PIN之间是不能走两条线的(因为最小线宽的要求)
' g- N% C( A2 F. {" A+ [" |
# H! \5 S* d2 E! k要是谁可以给一个1020脚FPGA全部IO都用完的应用例子就好了

1020个脚都这么困难了,1520的不是更恐怖!!

) S! E# H9 s( v4 @/ z画个PCB不容易啊