低频为高阻抗

ares0260

如果一个模型在低频时体现的是高阻抗。
请问各位大神有可能是什么原因?！
是不是可以理解为电阻较大。或者容抗较大。
% ]8 }7 J/ a( {& C/ c3 w如图所示

菩提老树

请问这是一个什么样的模型，电源or芯片？

ares0260

菩提老树 发表于 2015-7-22 23:23
请问这是一个什么样的模型，电源or芯片？

这是一个测试芯片用的连接器叫socket。
  Y; {3 M9 n, l$ _, ?做了一个关于socket的电源部分的阻抗分析。
但是无法解决低频高阻抗的问题。
) k8 V7 u, N" I( Q; r) `

shark4685

端接个0.001欧的电源内阻，再把图贴上来。

ares0260

shark4685 发表于 2015-7-23 11:46
( b+ \! g4 a& N8 o: t端接个0.001欧的电源内阻，再把图贴上来。

+ d# r" h' ~5 V是的，直接把电源端直接短接到地上，阻抗也很大。
2 d8 f; @) t, j& ]就是不明白，为什么要接地，虽然我知道是模拟的电源内阻。
0 F! `1 q1 g2 |  \7 @% k- W7 e但是Z11不是另一端开路的情况下计算出来的吗？
个人的理解是，这个时候就把这个短接的电阻归属到二端口网络的内部。是吗？
那在SIWAVE中阻抗Z11也是只能体现为板子自己的阻抗。不能完全反应PDN（包含电源）
网络的阻抗!可以这么理解吗？
; s* V) l# v% _. S" y1 F; s; ]望明示？

/ R6 M& h3 A( n1 c" T5 L

菩提老树

ares0260 发表于 2015-7-23 08:46
. \0 D1 x6 u+ P, @/ @. n这是一个测试芯片用的连接器叫socket。
做了一个关于socket的电源部分的阻抗分析。
但是无法解决低频高 ...

. h: c) G+ N: ~, F- e* @" o/ T$ d如果是电源阻抗，这就对了。低频其实就是VRM的内阻的表现，但是你的VRM没有model，那么其就会显得是比较高的阻抗，如shark说的一样，端接一个小电阻上去，这样就可以看到比较低的阻抗，当然，我建议不要去看低阻抗啦，因为你端接一个电阻也是为了曲线好看罢了。

ares0260

菩提老树 发表于 2015-7-23 12:27
如果是电源阻抗，这就对了。低频其实就是VRM的内阻的表现，但是你的VRM没有model，那么其就会显得是比较 ...

4 b; Y$ P; q, m) T* L也是，如果仅仅PCB 的电源的输入阻抗Z11都小于实际的目标阻抗，
+ O( R6 N; Y6 x6 C& b那就更好了！那加上输入阻抗就更ok了。

cousins

负载输入阻抗一般都是几十K以上的，对你的Z11影响可以忽略不计了，别太钻牛角尖了。