找回密码
 注册
关于网站域名变更的通知
查看: 39298|回复: 76
打印 上一主题 下一主题

IPC网表文件详解和相应软件的操作

  [复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2015-6-11 16:23 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
IPC网表和相应软件的操作
什么是ipc网表文件?
准确的说应该是IPC-D-356网表文件,大家简称ipc网表文件。
它是一种特定格式的记录设计文件各逻辑关系的网络集合文件。
详细见以下英文描述(翻译水平有限就不翻译了)
The IPC-D-356 format was designed to define a standard netlist format by which bare board
& T; f7 [0 r& @4 t& Z& c7 jtest information can be represented. In the simplest of forms, this means it must be able to store2 q( H8 M$ F  G( o
netlist information along with XY coordinates, and even reference designators and pin numbers2 Q# R% y; q1 }* G5 u$ T
(if they exist). I feel like ending this article here before it gets unmanageable, but then Pete
" u; E# z- R7 z* D0 b7 n$ MWaddell wouldn’t be happy, so let’s proceed. If all the information that a test system would; [1 ~  D) m" v
need to know to verify and test a bare board could be represented in a single file, it would bring# ^+ a3 V2 r) h; @
consistency to the testing world. IPC-D-356 does just that.
The IPC-D-356 format can carry a lot of information such as comments, format specifiers, field& X; Q1 Y# E$ }: O; h' V
parameters

+ v, }3 B* y# Q1 f/ a: \
为什么要网表对比操作?主要是以下2点
1,pcb软件输出的光绘文件,有时会变异,会造成开短路,通过对比能保证网络一致性(概率很小)
2,工厂端通常要修改设计文件以便符合生产,修改当中就可能会造成开短路,通过对比可以保证网络一致性(作用主要是此点,保障工厂修改完的文件网络没有问题)
Since testing bare boards is a manufacturing process, the design engineer seldom thinks about% E2 J! Z9 A! {% x3 ~" V5 D
the problem of testing the PCB before it is stuffed with parts. Therefore, most CAD packages
6 P% U6 \7 ?' s$ M* Qdo not even provide the option of exporting a coordinate based netlist in this format. CAM" M8 o  `' o3 |# y1 c. m
software is the common source of this information. Net connectivity is computed from the6 J- |. l+ P: ?5 f! m# K7 k. k& D+ K9 M3 o
Gerber data and the file is exported. Nets are numbered because the original CAD netlist was
6 u  I% B: j5 M* Q7 i$ I* r& ?not used. The RefDes/Pin# fields are also not filled in because this information does not exist in
6 m0 ]' z! y# g) u- mthe Gerber data. The IPC-D-356 file is then read by the bare board test system. The net4 |/ `6 H6 I; G( H/ {' y2 }
information replaces the need for the old “golden board” technique. This process is the way the3 n8 q( f4 B/ R9 v
majority of the industry is working today.

* j! U& c# u) G, B& G. D8 x" u7 S
5 B, q# n2 p( L" H  N' e3 H

6 s/ N* l. B# ~7 j$ b/ [
6 o/ |2 z& C# _, @$ ?* I

  J) Z$ v5 O+ M; Y

该用户从未签到

推荐
 楼主| 发表于 2015-6-26 16:33 | 只看该作者
Cam350对比网表:
0 A5 K3 T- r* H详见附件(同事写的文档,拿来给大家参考
5 {) D# R  C' D- m( A" a1 R
4 Z4 e: ]1 t3 y9 }0 x1 o

# c" Q2 _7 H' k

cam350对比网表.rar

957.67 KB, 下载次数: 1681, 下载积分: 威望 -5

点评

楼主提供个盲埋孔板的IPC网表对比呀  详情 回复 发表于 2015-11-17 00:33

该用户从未签到

推荐
 楼主| 发表于 2015-6-12 08:51 | 只看该作者
allegro输出的ipc网表(最规范的文件,严格按ipc格式要求)
3 D/ n) u" h: t# D" X$ z0 v. X . T3 d. M) o+ s0 \# T& |8 r+ u
8 r/ O  `1 l- W: _4 ~# D
protel输出的ipcb网表% v. i' ^. Y3 u" x9 P/ k
5 S$ q$ y4 f; M  Z
! ~6 r7 D2 X6 c9 {( t' u6 _
mentor输出的ipc网表
1 q1 p  [2 @6 ?! l* ~5 C$ [
, e3 T& U5 g; D2 Z0 L3 R
& ?4 u3 {  H, |7 ~- e7 [pads输出的ipc网表(本身软件不自带,后面国外朋友写的程序)# j4 W, `# R  N' ^( Q" A6 R
: v+ H9 ~: s# ?8 p/ T+ |2 Q, r7 I

+ J) c; h1 J0 L5 ?4 f3 o. A" c! c* H. x  G: t; @

0 W! {+ O1 @- h6 s

该用户从未签到

推荐
 楼主| 发表于 2015-6-19 15:26 | 只看该作者
本帖最后由 dzyhym@126.com 于 2015-6-19 15:27 编辑 6 w, ]6 j. z. p8 S  s

1 d: V6 t, _; |; t3 `; }( b; l& UGenesis对比网表结果分析:" |- m  x8 @7 c
IPC网表与Gerber进行比较后它会有哪几种现象呢,主要是以下四个。
; W5 A) i. V7 |3 p2 f6 A( g. H
Shorted(短路) Broken(开路) Missing(丢失) Extra(多余) 通常分析前面的开短路,后面二个暂时不作探讨。
如对比网表有问题主要通过以下几点分析:
  • 文件各层属性定义是否正确,比如正负片属性定义反了将导致gerber网表错误。

    + p% `5 ?4 w; M% R) c
5 N% q- w3 z2 t/ i. l9 w5 L, x+ I
  • 钻孔层所贯穿的层次是否正确定义,比如盲、埋孔;孔径金属、非金属等(有些slot槽孔连接地或电源,如没有添加就会报开路)

    5 b+ C; r1 [5 v( W2 S; M0 n
- E9 @8 p, `" b1 Q, F" S9 e: A' p2 v
  • Gerber文件中线路层是否有边框,边框是否将两个不同网络连接。

    ' I5 a  D9 U( |! Q% @  H
2 d( A& v' K" A
  • 在按Compare之前,网表是否与Gerber之间没有对位。
    ! k* E6 Y/ \- h+ G& I2 _

$ r5 i; m' `& H% Y4 p3 j
  • 网表格式是否读入完全正确,比如IPC356A读入格式为IPC356。(注:正常盲埋孔的网表格式为IPC356A,如果为IPC356则有可能有问题)
    , {% J! Y3 {5 j- r- U, F

8 l- x( ]6 L: G2 I  o* c
  • 顾客提供的IPC网表是否100%正确(部分cad提供的网表是有错误的可能哦)。
    9 K  t6 T  U7 W3 A) ~+ e/ Y
: g' Z; S: B% `9 b4 y) U/ ]
  • Genesis软件比较后报出假错,比如低版本有错误,而高版本是正常(软件Bug)。
    , d& u  ^$ B& l8 J6 T
6 v8 B, K) }$ y" I9 [. s: B
  • 拼板的图形与单板的网表比较
    , G, ]) _9 s% z4 h  Z

3 q' F2 T; f! [: Z, O

- j; A& r- a+ {3 d3 A9 _

5 m' `, ^" F8 T9 l% D
2 i# l' f- z- E" g

9 v4 J! Z: \2 Y/ ^$ f+ Q$ a! L; S
: V' r( z# M. F6 \. {9 S! @9 c

% d8 p: P2 D; _5 E- I3 H) o& ]- M8 T
- i% m! r% ^+ ?# ~* Q( c8 [7 w0 U
. B( j: R& ~' G" O7 w3 \
. Z& L& I, m, [) @( s) X5 `

  X+ e- `' [' i5 P/ ]7 ], f9 Y! e+ h- K' q% T

该用户从未签到

3#
发表于 2015-6-12 14:57 | 只看该作者
支持一个,等待后续操作说明

该用户从未签到

4#
 楼主| 发表于 2015-6-15 09:09 | 只看该作者
Allegro输出网表文件:
' }/ a* [8 ^( [使用File->Export->IPC 356 菜单执行输出网表命令,输出IPC-D-356A 格式网表文件。
: S' \; f7 U1 P7 I$ q0 JIPC 自然网表文件命名为:PCB 编码.ipc,如B0101_030301.ipc: T9 r& w% g6 j3 n% ]$ h+ q! p/ ^- T4 V

* {  v1 a5 U8 r1 ?9 F' |
5 t6 A$ r: C* U1 f/ j8 E6 cAD输出网表文件:; {& j& L$ Q5 x0 O1 V2 a/ w
1,选File-Fabrication outputs-test point report
/ Q$ }9 S* H  w( M0 w; P1 ^ ) e! W- @0 ^' v. `+ `+ C; |2 p) g
2,选择IPC-D-356A,点OK,即可输出IPC网表. z& J) K7 ^* d3 b& c4 Q  v
+ s0 @- Z4 ~! Y

" P* D, d- e" r$ q0 ?* _  d+ b

该用户从未签到

5#
 楼主| 发表于 2015-6-16 08:46 | 只看该作者
Mentor输出IPC网表文件:
# E3 u( J) K0 L1.点击OUTPUT-Report writer% Y9 `- K6 \- `: i+ k) \/ f/ r8 Q. U

6 Z# b- n( e0 |! p( @5 p8 k/ E: z/ B/ s5 h4 ?; {& G3 r
2.在弹出的菜单按照默认选择,点击OK0 H3 N8 O* N7 l  m" V
! @- j( d0 J& C

) f3 Z/ o% B- y  A3.在弹出的Report writer里面选择:TOOLS-Launcher1 f7 _9 }0 A1 J' W% J5 K
" n; n5 X; @" u# n/ ?

6 [* C* {) l) T/ N5 y4.在Application Launcher选择IPC-D-356并点点击RUN: W9 n2 r& P+ H' ~' R. V* {8 W, y

$ |1 `9 e8 l0 G$ V* c0 ?/ Q$ C1 S5 [# M* X6 j
5,选择IPC网表的存放路径(默认是放在PCB文件夹的PCB-vbreport-output),然后点击OK,IPC网表生成9 m+ J: i2 U$ k% h* V

# j6 n8 [3 p! O' U3 Q
: s# c! y" _' k4 m- \0 p
, A5 D; y' m( `7 i3 i$ T; |4 P; Z* _2 r+ A9 ?/ Z

该用户从未签到

6#
 楼主| 发表于 2015-6-17 08:46 | 只看该作者
Pads输出IPC网表文件:
: @" P! C& H; i/ u5 i4 M( q% i' C1 选择tools-basic scripts菜单(如第一次运行需要load file加载script)
. O; c- ^0 ^+ i. K& ]' @* m , t8 \% J1 Y% B; T( d; A

; ^4 J" @+ }) d* `) M( Z2 选中相应的script 然后run运行之5 H& h+ f8 G0 Q% v7 [) V

8 f1 l$ c1 y( K; g2 |3 e
  Z* h! n  z6 F$ S3 在接下来的界面选择英制,BROWSE为选择输出的网表位置,一路OK即可输出网表) I% o. X- k* P- a% N# \

5 s- a$ @7 g, u% b1 v; s5 I

+ v0 ]/ x. F( g1 p& \1 D

点评

版主能否提供一下这个脚本出来  详情 回复 发表于 2018-4-3 10:34

该用户从未签到

7#
 楼主| 发表于 2015-6-18 08:54 | 只看该作者
Genesis对比网表:
5 {4 m$ P& |; l1,将光绘文件和ipc网表一起input进genesis7 X9 v  p2 a8 g$ D
7 T, V/ O/ j3 I7 P, E

: R9 w- g" \$ V3 ?  K, n$ T2,定义光绘各层属性(务必正确)
6 Q6 s" N' X4 E' ^* h
$ W" b! I2 v* U1 r# L; s
3 ^- U% M8 p# \7 h- S4 O! K8 _3,使用Net Analyzer进行网络比较。将上半部的Step 中的net step设为CAD,点击Recalc按钮;将下半部的Step 中的net step设为Current,点击Recalc按钮。, Y4 _( E' u$ H9 e
4,对位:选择上半部的Register…按钮,弹出新窗口,选择Automatic按钮进行自动对位。
% t* H3 K: i4 ^! ?/ j" ?
0 P% Q" Y* O, t$ T2 G5,将下半部的Step 中的net step设为Current-Based-CAD,点击Recalc按钮。7 r; {4 t$ q0 R. V8 U, }! b: M
6,网络比较:点击Compare按钮,查看比较报告; g* z1 q0 g$ I! Y% D5 G/ P
" Y2 l8 k; t2 C. {
" g( [1 S  j* ]" h( q( V
4 O( N5 i% Z' {  A- r
7 ^" l- Y& x9 X6 x4 [" p4 S
6 e) |5 ]1 ^: U4 [2 T
" }+ Q, Q6 O% `

) g/ d2 S& l6 e. ^

点评

对于IPC网表比对这一块儿 有点儿简洁了,能写得更细一些吗  详情 回复 发表于 2015-6-19 11:50

该用户从未签到

8#
发表于 2015-6-19 11:50 | 只看该作者
dzyhym@126.com 发表于 2015-6-18 08:54* f) r( x- d0 J7 |: C% a
Genesis对比网表:
/ E9 B6 x( |/ b6 J1,将光绘文件和ipc网表一起input进genesis

% [* V* B+ }( X& P对于IPC网表比对这一块儿 有点儿简洁了,能写得更细一些吗4 j" ^, d4 |# W5 i& K4 u1 t: p

点评

再详细就是genesis操作了 input=操作 需要讲?  详情 回复 发表于 2015-6-19 15:16

该用户从未签到

9#
 楼主| 发表于 2015-6-19 15:16 | 只看该作者
仁爱 发表于 2015-6-19 11:50
4 D  P  L+ d4 j6 W! z7 [; f5 g对于IPC网表比对这一块儿 有点儿简洁了,能写得更细一些吗

: H/ q3 M0 F: p& }& t! U" {再详细就是genesis操作了 input=操作 需要讲?) ~1 [2 X! p% K7 A% y0 }7 k% b4 s

点评

比如说:有椭圆形孔,怎么弄,过孔的属性,盘的属性如何编辑  详情 回复 发表于 2015-7-6 14:19

该用户从未签到

11#
 楼主| 发表于 2015-6-22 17:01 | 只看该作者
本帖最后由 dzyhym@126.com 于 2015-6-23 09:44 编辑 - k, W( I4 z, \) q

4 Y% i" N2 m. m5 sGenesis对比网表结果实战分析:# g6 Z$ f  q: S/ f) T
1 光绘中边框将一些网络连接了,实际上是不同网络。
: m% k6 N; S1 O( A# M7 ~  
5 a  J) d) T7 s2 下面是genesis没有定义边框的网表对比结果图片:
9 D0 b" ~( x7 C# ^6 q
% _' R3 i, j: t/ ~3 \5 p3 |. B: u# n$ |- `
3下面是genesis定义边框的网表对比结果图片,可以看到开短路各只有一个了,这2个是客户要求固定短路不用理会了。
* O# H: }  \1 s. z1 D9 o
8 h7 S' x5 Y& V/ z( P7 C4 n
8 @' P6 @* g$ H0 E# a) ]* _

+ F0 a& t" y, d0 O3 p, Y3 `) U& f

该用户从未签到

12#
 楼主| 发表于 2015-6-23 09:55 | 只看该作者
本帖最后由 dzyhym@126.com 于 2015-6-23 09:56 编辑 2 [6 q% d6 }8 `) f* a2 `

5 C4 M3 O- y/ U; k0 Y& A& g1 T网表文件引起的问题:* T0 T% G- _1 m
有时发现开短路特别多,并且和某个器件或几个器件有关系,通过genesis和pcb对比分析发现网络没有问题,但网表比较就是有问题。这时应该怀疑网表文件是否存在问题(pads输出的ipc网表较多出现类似问题。)! g" a$ Q6 u3 E4 U! O0 t/ ]
. O2 Z* s8 q) V. e" }" n2 y+ `
上面一段网表文件可以明显看到u14器件的a后面没有层面信息,这样导致读入到genesis缺少信息,所以对比网表时会产生问题。到pcb中更改封装再重新导出ipc网表就没有问题了。1 ?2 s, u1 {& h

; a3 v7 P8 u7 k5 N8 I

8 d1 H2 J! [9 y& m

5 d4 P; Q# e3 S1 n5 [, Y' y

/ l9 O. X+ U! S4 J$ O; i- R( U/ w# W+ d7 F; s
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-6-19 06:54 , Processed in 0.093750 second(s), 29 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表