求《IC封装基础与工程设计实例》第4章的每一小节的工程保存文件

jason1937

请问能提供《IC封装基础与工程设计实例》第4章的每一小节的工程保存文件吗？我照着书本，还是完成不了。
- A% }8 c5 b5 Y" [. N0 v比如：
2 @, v+ ]6 K8 r$ }5 r5 ?" R

' }" T$ p2 b3 q- o) c4.12节怎么摆放都有DRC；
" O: C, F; L. I: t( ?2 q3 ^4.15调整不好交叉鼠线；
7 q- O. {: U. A, V9 J....
（可能我太笨了）


无法进行下一步，特请高人发布一下文件，谢谢！

3 h% h0 r  ]4 T/ p2 g8 V  g

jason1937

4.12节的VSS的Bond Wire 有必要连接到die flag的Bond Guide Line上吗？4.13节的图4-56怎么没显示？

yuju

DRC可能使DIE pin之间的间距小于你的约束值， 交叉鼠线存在不代表就不好呀，鼠线是直线路径显示，不要太在意。

yuju

jason1937 发表于 2015-5-29 10:33
5 y2 c7 N0 F8 c3 Q4.12节的VSS的Bond Wire 有必要连接到die flag的Bond Guide Line上吗？4.13节的图4-56怎么没显示？

可以不用放置在die flag, 有位置就可以咯。
: V) J6 {; n, o" @/ a5 A& x" i3 _

MaxEnding

同求

lgj0810

每一小节的工程保存文件

tank04

有源文件連結嗎?

耀Lee

同求谢谢大家~同求谢谢大家~同求谢谢大家~同求谢谢大家~同求谢谢大家~同求谢谢大家~同求谢谢大家~同求谢谢大家~同求谢谢大家~同求谢谢大家~同求谢谢大家~同求谢谢大家~同求谢谢大家~同求谢谢大家~

alan_china888

有源文件連結嗎