找回密码
 注册
关于网站域名变更的通知
查看: 6731|回复: 68
打印 上一主题 下一主题

allegro新手学习记录贴

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2015-5-16 10:28 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本人新手,最近才认真接触allegro,因为是学生,所以时间会比较多,此贴会持续更新,希望各位大虾指导。欢迎吐槽,不喜勿喷啊。之前一直用AD,现在想转到cadence。QQ 1171638763 人在桂林  下面盗张图:7 t& ^+ n- p4 o6 t- u9 C

1 h; J  K/ P& R" J. O4 o+ i

该用户从未签到

推荐
 楼主| 发表于 2015-5-25 11:17 | 只看该作者
今天在网上收集的一些资料,大家可能不需要~实在太基础了~~~~~然而对于我并非如此:
5 m8 M2 k7 V  `VCC、VDD、VEE、VSS的区别
. |; ^  F6 i: v7 A* p, Y/ k% {& H  C# p! A5 ]- }" R# _' C+ n; y( A; p
2 b6 x' K  |# q: k& O! c* @# |& v
  电路设计以及PCB制作中,经常碰见电源符号:VCC、 VDD、VEE、VSS,他们具有什么样的关系那?; F2 Y. }! X4 V
  一、解释
# @( J4 B" u; X% ?4 u4 K9 h" V# z  VCC:C=circuit 表示电路的意思, 即接入电路的电压( I, ^( h. U4 o2 a( k0 U9 ~
  VDD:D=device 表示器件的意思, 即器件内部的工作电压;
0 i& j; D$ Q7 y& N  VSS:S=series 表示公共连接的意思,通常指电路公共接地端电压( x4 ^& Z6 F. ^. d( P7 W1 ?
  二、说明2 F; o7 M% N8 }1 U8 i0 V8 G& ~
  1、对于数字电路来说,VCC是电路的供电电压,VDD是芯片的工作电压(通常Vcc>Vdd),VSS是接地点。2 N0 r9 [% Q. Z# t
  2、有些IC既有VDD引脚又有VCC引脚,说明这种器件自身带有电压转换功能。- T: S3 b; U( Q
  3、在场效应管(或COMS器件)中,VDD为漏极,VSS为源极,VDD和VSS指的是元件引脚,而不表示供电电压。8 u/ M5 ^. N5 o4 q
  4、一般来说VCC=模拟电源,VDD=数字电源,VSS=数字地,VEE=负电源7 h3 h. v" K4 B& {2 c
  另外一种解释:& O+ p$ O5 p% O/ E$ D$ L: L; m
  Vcc和Vdd是器件的电源端。Vcc是双极器件的正,Vdd多半是单级器件的正。下标可以理解为NPN晶体管的集电极C,和PMOS or NMOS场效应管的漏极D。同样你可在电路图中看见Vee和Vss,含义一样。因为主流芯片结构是硅NPN所以Vcc通常是正。如果用PNP结构Vcc就为负了。荐义选用芯片时一定要看清电气参数。.9 J4 B% y- E# Z4 ~
  Vcc 来源于集电极电源电压, Collector Voltage, 一般用于双极型晶体管, PNP 管时为负电源电压, 有时也标成 -Vcc, NPN 管时为正电压.DSP交流网 DSP学习第一论坛 DSP技术应用与推广平台 DSP开发服务平台2 C0 r# o! n( x1 g* p8 f
  Vdd 来源于漏极电源电压, Drain Voltage, 用于 MOS 晶体管电路, 一般指正电源. 因为很少单独用 PMOS 晶体管, 所以在 CMOS 电路中 Vdd 经常接在 PMOS 管的源极上1 F" p( P, `1 r. i  t
  Vss 源极电源电压, 在 CMOS 电路中指负电源, 在单电源时指零伏或接地.0 H; _; Z1 v: E9 ~+ U4 C" q8 J
  Vee 发射极电源电压, Emitter Voltage, 一般用于 ECL 电路的负电源电压./ l% V' o6 }0 g6 Q/ X/ U# y
  Vbb 基极电源电压, 用于双极晶体管的共基电路.DSP交流网 DSP学习第一论坛 DSP技术应用与推广平台 DSP开发服务平台
1 v6 H4 }: l( ~4 U. J /*******************************************************/) K9 t# u; e  W* |3 l
  单解:6 ]7 L) x; I! E% i: F# R
  VDD:电源电压(单极器件);电源电压(4000系列数字电 路);漏极电压(场效应管)! Q9 L% D' u, W  ~) M
  VCC:电源电压(双极器件);电源电压(74系列数字电路);声控载波(Voice Controlled Carrier)
3 V% D# \' v. h" Z) o& Z* w1 W- A  VSS::地或电源负极
: |1 Z; ?" y; Q9 w3 `  N  VEE:负电压供电;场效应管的源极(S)$ w4 n1 Y& J3 `% ~9 Y4 v2 x' k  Z
  VPP:编程/擦除电压。
  Q+ b2 ~$ ^! Z3 I  详解:8 f* z5 v7 |, c! u3 ^+ [
  在电子电路中,VCC是电路的供电电压, VDD是芯片的工作电压:
# Q+ b" X6 }2 S5 l+ V) o" x) y  VCC:C=circuit 表示电路的意思, 即接入电路的电压, D=device 表示器件的意思, 即器件内部的工作电压,在普通的电子电路中,一般Vcc>Vdd !
9 X: t1 ]! S) b0 {7 O0 E  VSS:S=series 表示公共连接的意思,也就是负极。. H7 L2 v) I  u( _7 o
  有些IC 同时有VCC和VDD, 这种器件带有电压转换功能。* e0 W- j# U& P' |/ o" U3 u: y8 N: l! @
  在“场效应”即COMS元件中,VDD乃CMOS的漏极引脚,VSS乃CMOS的源极引脚, 这是元件引脚符号,它没有“VCC”的名称,你的问题包含3个符号,VCC / VDD /VSS, 这显然是电路符号。9 l  J* Y' T% T/ x6 v

( n% c7 a" Z& N" ]& H

该用户从未签到

推荐
 楼主| 发表于 2015-5-16 13:42 | 只看该作者
下面是今天看到一些为I觉得好的资料,给大家分享下:# K, R8 b; x/ Y
Allegro画元件封装时各层的含义/ |4 O. |/ S1 G% ?+ p
pad目录: C9 _$ U! X! ~6 v
( R, i. n  S7 B8 M& K

, a2 u; ?' A" y0 mpsm目录(或者把PSM目录分为:shape目录、flash目录、package目录)0 G. ?: b, E0 w

. ^4 X; P' m; b9 T: A+ ~

" z* j# x# r& c; u4 {( @6 }, B
' i0 X' u2 O& ~  I$ B8 r
- s+ G" P2 B8 G0 l5 K; _
封装制作步骤(前提是焊盘建好了~)! |) y" _% D  F
1、添加管脚,可用 x 0 0 命令来定义第一个点的位置;. G9 l: R, ?# W# l1 ?; l

2 T1 |$ V$ c& D9 \2 J

. b+ P9 C6 l, j5 @# x; ^( }) z0 p( M2、添加装配外形,设置栅格25mil,选择ADD->Line " H# Q5 l7 @: G- W
class和subclass 为 PACKAGE GEOMETRY/ASSEMBLY_TOP;
: h* V+ Z  I$ O; L+ f9 J6 c( P1 ~   添加丝印 * N2 @; [% O& F3 _
class/subclass为PACKAGE GEOMETRY/SILKSCREEN_TOP;
2 s6 \: g+ U6 L4 K; g' \
' Z8 Q& G* p9 u- _1 H
5 J+ v% ~$ K% E2 T
3、添加标号RefDes  T7 V% o2 ~4 h% R  r) y- g
class和subclass 为 REFDES/ASSEMBLY_TOP;输入U*;放在器件的中央;
; y% N/ r( M; V4 B" C: hclass和subclass 为 Device Type/ASSEMBLY_TOP;输入DEV;放在器件的中央;
5 [! |( R3 p5 A' v/ w9 F+ U; H/ _' ~/ y; D0 K

# J/ W5 E: h9 H3 U7 S4 V' M1 _class和subclass 为 REFDES/SILKSCREEN_TOP;输入U*;放在器件的上侧中央;
! y. _' Q& f1 P. [- B) bclass和subclass 为 Device Type/SILKSCREEN_TOP;输入DEV;放在器件的上侧中央;. G1 O3 ]( r- h
) u* O7 S, d. U4 Y0 J! ^3 |
  L) L8 d2 `% I) g
4、生成封装边界,点击SHAPE ADD;画出封装的边界。可以检测器件没有放重叠;1 \$ \7 z" v5 _; @- K& }* \
class和subclass 为 PACKAGE GEOMETRY/PLACE_BOUND_TOP;( j, Y, h) v7 ^: q" A4 K3 [

5 ^0 A, K2 d4 I" A6 ~! ~
7 B7 l  d+ m2 K
5、定义封装高度(可以选择)
! N0 y0 t% Z4 e2 T8 l: @选择Setup->Areas->Package Boundary Height;) Q: f! n% ^# s% e0 S
class和subclass 为 PACKAGE GEOMETRY/PLACE_BOUND_TOP;. `( V. x% L5 W
点击刚才画的封装边界,输入高度;
+ [; ?3 v" Z& ]6 z9 n6 {/ O# ~3 v6 y
" Y4 J  i( R) a
6、添加测试点不能添加的区域(可以选择),点击SHAPE ADD;添加阻止测试点放置的区域;
9 J. X+ ]5 Q5 ~- u% T( ~class和subclass 为 Manufacturing/No_Probe_TOP;
1 D. F* ~" q# X" {; l; }2 O( @: A: w4 a2 F2 q

; H( W, }" I$ f! G/ e0 p9 VPCB封装的一些规范:7 D8 D1 C8 ]0 |9 ~& b
1、在LOLDERMASK_TOP层定义的大小规则:在尺寸允许的范围下,相对BEGIN LAYER层,可以大10mil(两边相加,5 d6 Q2 P5 r* v2 B8 _  e  ]
   一边就是5mil);在小尺寸下,大6mil;  {5 b/ T3 a7 r! h2 i
) F' W$ L0 J" P8 [. h* g" ?
' }1 C3 h* F* o, I' Z* w: i
2、对于普通的通孔器件,REGULAR PAD 比DRILL 大20mil; 其它特殊通孔视情况而定,比如说打的过孔可以只大10mil;9 O6 K/ p9 O' u( P  s. U9 N

7 J8 m8 D3 |5 K6 ~) S

( {: _+ F4 z) C1 {% O- z0 b2 D3、对于普通的通孔器件,THERMAL RELIEF、ANTI PAD比REGULAR PAD大20mil;其它特殊通孔视情况而定;
) S0 V) P  V0 h2 i3 h+ u3 g. x( u  g7 e# `
+ c) C/ Z' k5 j% \' e: B
4、做器件时必须把DATASHEET做上标记,DATASHEET的名称改为所做器件的名称,然后拷贝到集中的目录;
1 l% [. F( f% y$ Z* A6 l
5 y. }" n9 i, d: {  W
, P+ n* A2 ?$ C, y1 ^! y) Q
做双排封装的时候
# q2 \; T3 T7 {1、 e   = e;
( L6 w2 r" D* p, K$ b4 \2、 e1 = Hmax + 24mil(0.6mm) - 焊盘的长度;7 }# {: @6 v0 i& A1 N8 F
3、 E   = Emin - 20mil(0.5mm);( l7 s+ m- v+ D& f. a
4、 D   = Dmax;
; I- W% R1 A8 C& x6 t/ K3 L& \# l# |' [! q8 q( c
5 F8 M, c3 Z$ u3 A) K2 I4 q
大部分是复制的,莫喷。
9 q" C( d# ]. [% d) E

该用户从未签到

推荐
 楼主| 发表于 2015-5-16 14:17 | 只看该作者
焊盘制作各层介绍:2 f5 B; {% P. K" ?$ X

* C2 V) X, Y3 f& P9 c, Jsilkscreen top:是字符层,一般称顶层字符或元件面字符,为各元器件的外框及名称标识等,都用此层进行布局,个人认为最好与place_bound_top相同,且带有1脚标识。  
assemly top:是装配层,就是元器件的实际大小,用来产生元器件的装配图。也可以使用此层进行布局;外框尺寸应该为元件除焊盘外的部分(body size);  
place_bound_top:是元器件封装实际大小,用来防止两个元器件叠加在一起不报错。外框尺寸需要包括焊盘在内。  
1.
关于焊盘的准确尺寸,大家可以去网上下载软件LP Viewer ,我装的是LP Viewer 10.2,也许现在有更高的版本,这里有国际标准的封装及尺寸,画元器件焊盘及封装的时候,可以参考这个软件。
2.
2.1 Regular Pad:具体尺寸更具实际封装的大小,可以参考LP Viewr里面的尺寸。  
2.2 Thermal relief:热涨缩间隙,常用于相同NetList的填充铜薄与 PAD 的间隙。通常比Pad 直径大 20mil(0.5mm),如果 Pad 直径小于 40mil,根据需要适当减小。  
2.3 Anti Pad:抗电边距,常用于不同NetList的填充铜薄与 PAD的间隙。通常比 Pad直径大 20mil(0.5mm),如果 Pad 直径小于 40mil,根据需要适当减小。  
2.4 SolderMask:通常比规则焊盘大4mil(0.1mm)。  
2.5 Pastemask:通常和规则焊盘大小相仿。  
2.6 Filmmask:应用比较少,用户自己设定。
  
再次归纳:
1.贴片焊盘要有SolderMask_TOP和Pastemask_TOP。 通孔要有SolderMask_TOP和SolderMask_BOTTOM,因为两边都要露在外面。
盲孔要有SolderMask_TOP,因为一边露在外面。
埋孔焊盘不需要SolderMaskPastemask,因为都在里面。. R) \4 \+ H- r. B
6 D; m7 G1 P" ^# P4 g
5 E- t. q0 W% @1 `$ z
7 G  d. }/ L' V
2 T2 ?$ w8 T9 C$ I# M+ \& g/ C

点评

写的很不错!!!!!!!!!!!! 实际学习就是这样 多练习 就会了  详情 回复 发表于 2015-5-25 11:04

该用户从未签到

2#
 楼主| 发表于 2015-5-16 10:44 | 只看该作者
现在,问题就来了,谁能告诉我allegro总class和subclass得具体意义?因为最近在画封装,不太清楚这些层的意义,在网上倒是看到一些,但是并不全。下面我会上传我找到的资料。
  h* Y8 X9 T) {3 U( K8 Q* d
+ Q/ V& R1 D7 @; m, o
Allegro PCB Editor中的class和subclass讲解.pdf (249.67 KB, 下载次数: 71) ( @! k3 N- k( e. Z# B7 _) W2 R

0 e1 a2 R) H  g% j2 ~: v8 E- v$ [% L# g/ S! s& z1 e1 n# X
  • TA的每日心情

    2020-7-21 15:38
  • 签到天数: 21 天

    [LV.4]偶尔看看III

    4#
    发表于 2015-5-16 11:54 | 只看该作者
    周末人少,不过这样的帖子早晚得沉。。" C5 d4 @/ Y9 x) z. H0 u/ C3 h
    class和subclass顾名思义,就是组的意思。
    ; \. n% Y6 W% _/ }7 z- \把相关的层面分下组,就是现在的class了。而sub就是把相同的实体放到一层。
    * f. i7 G7 b$ R4 ^这个用文体不太好表述,你用的多了,就自然理解了。
    9 Y' N, O2 f6 m! x9 H0 J关注几个重要的subclass,比如solder,paste,silk,这样,对于其他那些组,也就慢慢理解了

    该用户从未签到

    5#
     楼主| 发表于 2015-5-16 12:49 | 只看该作者
    kinglangji 发表于 2015-5-16 11:54
    5 G+ L  r5 k/ r) W) L周末人少,不过这样的帖子早晚得沉。。4 _9 _8 O% T1 H/ f) u
    class和subclass顾名思义,就是组的意思。8 m9 Z/ o$ o; x" I
    把相关的层面分下组, ...
    ; ?% N4 W7 Y+ `- n! \1 O3 |

    2 ?* N( \& o' |4 {; u! J

    该用户从未签到

    6#
     楼主| 发表于 2015-5-16 13:26 | 只看该作者
    http://wenku.baidu.com/link?url=cWk9XPHxho9mFifrW6WXPyizK9bSX-VedWgDIsAqFJoEa4geg5CiCpWEyj9eRSyo1e0-5HSIpfDqKufkxCLk4zFS-BUeIDLhWMZ8QURZPzW今天看到的一些信息,分享一下~

    该用户从未签到

    9#
     楼主| 发表于 2015-5-16 14:58 | 只看该作者
    今天就到这。

    该用户从未签到

    10#
    发表于 2015-5-16 16:26 | 只看该作者
    果然牛逼呀,我也刚学

    点评

    一起 一起。  详情 回复 发表于 2015-5-16 20:09

    该用户从未签到

    11#
     楼主| 发表于 2015-5-16 20:09 | 只看该作者
    xiesonny 发表于 2015-5-16 16:26
    & Z6 W2 A( F/ R0 _) h1 G5 }  Y果然牛逼呀,我也刚学

    " X' A  V0 J9 B# W. d( W0 C4 P一起 一起。
    ( N; Z/ Y4 {9 f, A: _$ {/ o

    该用户从未签到

    12#
     楼主| 发表于 2015-5-17 15:58 | 只看该作者
    今天做了一个有极性电容的封装,如图,下面带上文件。我是按照网上找到的封装教程进行的。如果有人在看请看看有何错误 CAP3.zip (6.73 KB, 下载次数: 2) $ ]( Q: d' }0 h/ l

    该用户从未签到

    13#
    发表于 2015-5-18 10:09 | 只看该作者
    为什么总是喜欢把格点打开,不伤眼么,要打开也行,改成其它颜色好不好

    点评

    有道理,还是关掉好看,或者换格点颜色  详情 回复 发表于 2015-5-18 12:36

    该用户从未签到

    14#
    发表于 2015-5-18 11:13 | 只看该作者
    俺也在学习。。。。

    点评

    一起一起  详情 回复 发表于 2015-5-18 23:26

    该用户从未签到

    15#
    发表于 2015-5-18 12:36 | 只看该作者
    longzhiming99 发表于 2015-5-18 10:09
    4 }" c! c, W1 h; q# x" E为什么总是喜欢把格点打开,不伤眼么,要打开也行,改成其它颜色好不好

    8 c) s) N& @7 T; w! i5 O. k, K有道理,还是关掉好看,或者换格点颜色

    点评

    好~我试试  详情 回复 发表于 2015-5-18 23:26
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-11-22 07:16 , Processed in 0.171875 second(s), 29 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表