找回密码
 注册
关于网站域名变更的通知
查看: 7026|回复: 68
打印 上一主题 下一主题

allegro新手学习记录贴

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2015-5-16 10:28 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本人新手,最近才认真接触allegro,因为是学生,所以时间会比较多,此贴会持续更新,希望各位大虾指导。欢迎吐槽,不喜勿喷啊。之前一直用AD,现在想转到cadence。QQ 1171638763 人在桂林  下面盗张图:) I5 }; j4 i4 d# t! _  e

$ w4 |0 H( L5 F( h

该用户从未签到

推荐
 楼主| 发表于 2015-5-25 11:17 | 只看该作者
今天在网上收集的一些资料,大家可能不需要~实在太基础了~~~~~然而对于我并非如此:. R: H3 g" z( K! X# g( x1 B% S
VCC、VDD、VEE、VSS的区别
0 O) p' |% J3 i9 g* t+ s: V3 l0 Y( e& z8 U' b/ E

) C1 ~1 A4 _* M  电路设计以及PCB制作中,经常碰见电源符号:VCC、 VDD、VEE、VSS,他们具有什么样的关系那?
; B( \* a3 J- g4 r' y! @  一、解释" @1 z" e* ?& h9 G( o9 W) E5 K
  VCC:C=circuit 表示电路的意思, 即接入电路的电压
# c6 B- I. P* N. X  VDD:D=device 表示器件的意思, 即器件内部的工作电压;3 r3 \+ P4 W! {5 F) Y9 T  k" `' @
  VSS:S=series 表示公共连接的意思,通常指电路公共接地端电压
! d& b8 v, k) b% A5 u  二、说明
1 r/ k4 E( r# J) b: x- Y% Q4 E0 v  1、对于数字电路来说,VCC是电路的供电电压,VDD是芯片的工作电压(通常Vcc>Vdd),VSS是接地点。0 D* W+ I4 c! P7 l2 I
  2、有些IC既有VDD引脚又有VCC引脚,说明这种器件自身带有电压转换功能。1 D: B8 o, k6 x" [: e% A! V" j
  3、在场效应管(或COMS器件)中,VDD为漏极,VSS为源极,VDD和VSS指的是元件引脚,而不表示供电电压。6 j$ ?  l+ C6 b5 @9 R
  4、一般来说VCC=模拟电源,VDD=数字电源,VSS=数字地,VEE=负电源
* s5 V& u$ Z" o# O  另外一种解释:1 ], X" H9 P3 R$ Z1 G$ P# D
  Vcc和Vdd是器件的电源端。Vcc是双极器件的正,Vdd多半是单级器件的正。下标可以理解为NPN晶体管的集电极C,和PMOS or NMOS场效应管的漏极D。同样你可在电路图中看见Vee和Vss,含义一样。因为主流芯片结构是硅NPN所以Vcc通常是正。如果用PNP结构Vcc就为负了。荐义选用芯片时一定要看清电气参数。.
/ Y) o" g7 b% D. C' X* O# V  Vcc 来源于集电极电源电压, Collector Voltage, 一般用于双极型晶体管, PNP 管时为负电源电压, 有时也标成 -Vcc, NPN 管时为正电压.DSP交流网 DSP学习第一论坛 DSP技术应用与推广平台 DSP开发服务平台
* r% Y5 E% L: X% |; C3 u  Vdd 来源于漏极电源电压, Drain Voltage, 用于 MOS 晶体管电路, 一般指正电源. 因为很少单独用 PMOS 晶体管, 所以在 CMOS 电路中 Vdd 经常接在 PMOS 管的源极上( o1 a- i/ }9 S
  Vss 源极电源电压, 在 CMOS 电路中指负电源, 在单电源时指零伏或接地., r$ [: B1 F7 K3 c* ?
  Vee 发射极电源电压, Emitter Voltage, 一般用于 ECL 电路的负电源电压.
# h- h2 f8 F, k  Vbb 基极电源电压, 用于双极晶体管的共基电路.DSP交流网 DSP学习第一论坛 DSP技术应用与推广平台 DSP开发服务平台
" C$ Z/ S, }$ e2 Q /*******************************************************/8 @/ k' j- [, a) L5 I0 G6 v( H2 M
  单解:2 w' Z6 o8 {% B$ ?3 l# D- A7 N
  VDD:电源电压(单极器件);电源电压(4000系列数字电 路);漏极电压(场效应管)7 }0 N) Z6 s: X% F: ~
  VCC:电源电压(双极器件);电源电压(74系列数字电路);声控载波(Voice Controlled Carrier): y+ @8 @* S, X4 g6 ~- w7 H2 h
  VSS::地或电源负极& J) ^1 w/ s: I* \
  VEE:负电压供电;场效应管的源极(S)
1 n# N' c( X/ j: r, f% `5 [5 y, c  VPP:编程/擦除电压。
7 \' v4 }, `0 N$ x  详解:0 F7 U: C& k8 y/ v) Y0 o
  在电子电路中,VCC是电路的供电电压, VDD是芯片的工作电压:1 m, C- Y; f3 L* U& I
  VCC:C=circuit 表示电路的意思, 即接入电路的电压, D=device 表示器件的意思, 即器件内部的工作电压,在普通的电子电路中,一般Vcc>Vdd !  j' C1 e8 Z' f; U
  VSS:S=series 表示公共连接的意思,也就是负极。3 ^" F& [5 P, J1 N) I- g
  有些IC 同时有VCC和VDD, 这种器件带有电压转换功能。
$ P" f8 Y4 _5 {3 P  在“场效应”即COMS元件中,VDD乃CMOS的漏极引脚,VSS乃CMOS的源极引脚, 这是元件引脚符号,它没有“VCC”的名称,你的问题包含3个符号,VCC / VDD /VSS, 这显然是电路符号。
  }" z5 Z2 w0 _% i: d6 J. z# k3 U

( H  U/ J6 I% Z1 ^1 {& q4 G1 N

该用户从未签到

推荐
 楼主| 发表于 2015-5-16 13:42 | 只看该作者
下面是今天看到一些为I觉得好的资料,给大家分享下:
7 U9 p- g+ G- ]- b+ z  N% C" VAllegro画元件封装时各层的含义$ G" P! v, _' U+ A! Q' C6 m
pad目录
6 o7 M# @' |, ~( J5 ?' X1 q
" O; H. ^2 V0 M) R; ]0 y2 `
  T; d9 \/ @! l" l6 r9 T. J
psm目录(或者把PSM目录分为:shape目录、flash目录、package目录)
& V. P) V* d1 E( S6 e
, ?3 J7 `' M0 P! m1 u0 T

! A5 X: n( {' i
5 {- q, ~1 V6 b- i8 A* M- y2 L

/ y8 a# Q7 J/ Q( |. r4 ]/ |封装制作步骤(前提是焊盘建好了~)
& x* C! g2 A6 \7 K& S1、添加管脚,可用 x 0 0 命令来定义第一个点的位置;3 `- n$ w; d+ ~
" \2 b6 ?1 C) b1 C
4 n% D, W, Z' ~& ?
2、添加装配外形,设置栅格25mil,选择ADD->Line 9 J& S, P8 f; \* M$ @
class和subclass 为 PACKAGE GEOMETRY/ASSEMBLY_TOP;! T. E  n3 Z- P4 K& X7 Z; I- _
   添加丝印 , Q$ H  _# I* j/ \2 `: A8 X0 b
class/subclass为PACKAGE GEOMETRY/SILKSCREEN_TOP;2 q! w' K% J5 x3 u& K6 p) P

5 r  w# U$ A1 }, w' H
# u3 F. w3 t, L7 I. ~! ?8 Y* P
3、添加标号RefDes3 @+ o- E5 j# e) M& p
class和subclass 为 REFDES/ASSEMBLY_TOP;输入U*;放在器件的中央;
* M; e7 a$ D+ rclass和subclass 为 Device Type/ASSEMBLY_TOP;输入DEV;放在器件的中央;$ b+ s5 w  w- ^% U" n2 G2 F

/ V. l: t4 N5 Z9 Y8 z' b7 d0 P
4 q' d4 J: ?! l: ]: P1 ^
class和subclass 为 REFDES/SILKSCREEN_TOP;输入U*;放在器件的上侧中央;3 X. r+ F) V( p! I4 B5 f
class和subclass 为 Device Type/SILKSCREEN_TOP;输入DEV;放在器件的上侧中央;- U$ ~: F0 Z9 j+ V9 |

2 ~8 z* h2 q/ I8 I0 u# |7 T

$ N2 G" T) d( g4、生成封装边界,点击SHAPE ADD;画出封装的边界。可以检测器件没有放重叠;
3 ~% t0 i4 M  iclass和subclass 为 PACKAGE GEOMETRY/PLACE_BOUND_TOP;
. [' u+ j- V  f. y1 d
3 L8 H! F. r* k) s
4 o# T: r# f! ]0 u7 A
5、定义封装高度(可以选择)
& @! Y! D0 M; A* r3 i& A; s7 v选择Setup->Areas->Package Boundary Height;7 ^+ ~# a3 S! P+ q5 X
class和subclass 为 PACKAGE GEOMETRY/PLACE_BOUND_TOP;$ S& U% C0 Q( p! o2 E2 R
点击刚才画的封装边界,输入高度;5 \0 a$ _/ \% W/ _& d

  ?5 R, Z; ?9 z; k0 ?
6 h! R$ m) H# s$ Q/ L3 l' }
6、添加测试点不能添加的区域(可以选择),点击SHAPE ADD;添加阻止测试点放置的区域;
& z  [' l8 [: c) L5 ]$ y& X* D9 _class和subclass 为 Manufacturing/No_Probe_TOP;
8 G$ _. B% [  ~9 H' a' d8 V% M& Q$ ?) W, x% Q# Y/ Z

6 f" j4 q! }  D) PPCB封装的一些规范:# i& }9 h3 S  s  ~, H
1、在LOLDERMASK_TOP层定义的大小规则:在尺寸允许的范围下,相对BEGIN LAYER层,可以大10mil(两边相加,/ V/ X6 _+ s  d+ B% i% ~# B' H
   一边就是5mil);在小尺寸下,大6mil;
# x7 X8 d0 a" {5 P# h) o6 ]# n4 B

2 z1 T  U# ^9 h5 p2、对于普通的通孔器件,REGULAR PAD 比DRILL 大20mil; 其它特殊通孔视情况而定,比如说打的过孔可以只大10mil;
9 s' f! K; z# V8 E4 Y2 Z1 N
1 q* V0 }5 F# _8 E# d
5 p7 @  {% L5 N
3、对于普通的通孔器件,THERMAL RELIEF、ANTI PAD比REGULAR PAD大20mil;其它特殊通孔视情况而定;
5 F3 X1 E6 ~% B% K+ S4 b' y2 j0 g7 }+ Z5 C! g/ J+ g" X! `7 {
8 H; L: Q4 y& d5 p3 q
4、做器件时必须把DATASHEET做上标记,DATASHEET的名称改为所做器件的名称,然后拷贝到集中的目录;
$ v/ ?" V" ^( T2 R/ X+ A% H' X; u9 g# d7 M

( U% B( j6 C" d7 q5 x做双排封装的时候
" f2 ~) g5 `  S1 |+ |8 p1、 e   = e;
6 H8 `' }# b6 k- `3 f7 w2、 e1 = Hmax + 24mil(0.6mm) - 焊盘的长度;2 Q( E: y) \# ]% o6 d4 D
3、 E   = Emin - 20mil(0.5mm);
! w- P/ d7 B. c, B' j2 Z8 v; q- h4、 D   = Dmax;' E& f' q! l1 t# J7 ]7 _
# [0 _2 |" I( ^! H3 ?- u' x. }% X7 H

) V  B5 U) p; F+ t- c7 X  C大部分是复制的,莫喷。2 R; i3 f# \; j

该用户从未签到

推荐
 楼主| 发表于 2015-5-16 14:17 | 只看该作者
焊盘制作各层介绍:
8 n2 l- e( ?) Y0 r- M8 `2 M2 C5 n; t3 Z$ K8 m
silkscreen top:是字符层,一般称顶层字符或元件面字符,为各元器件的外框及名称标识等,都用此层进行布局,个人认为最好与place_bound_top相同,且带有1脚标识。  
assemly top:是装配层,就是元器件的实际大小,用来产生元器件的装配图。也可以使用此层进行布局;外框尺寸应该为元件除焊盘外的部分(body size);  
place_bound_top:是元器件封装实际大小,用来防止两个元器件叠加在一起不报错。外框尺寸需要包括焊盘在内。  
1.
关于焊盘的准确尺寸,大家可以去网上下载软件LP Viewer ,我装的是LP Viewer 10.2,也许现在有更高的版本,这里有国际标准的封装及尺寸,画元器件焊盘及封装的时候,可以参考这个软件。
2.
2.1 Regular Pad:具体尺寸更具实际封装的大小,可以参考LP Viewr里面的尺寸。  
2.2 Thermal relief:热涨缩间隙,常用于相同NetList的填充铜薄与 PAD 的间隙。通常比Pad 直径大 20mil(0.5mm),如果 Pad 直径小于 40mil,根据需要适当减小。  
2.3 Anti Pad:抗电边距,常用于不同NetList的填充铜薄与 PAD的间隙。通常比 Pad直径大 20mil(0.5mm),如果 Pad 直径小于 40mil,根据需要适当减小。  
2.4 SolderMask:通常比规则焊盘大4mil(0.1mm)。  
2.5 Pastemask:通常和规则焊盘大小相仿。  
2.6 Filmmask:应用比较少,用户自己设定。
  
再次归纳:
1.贴片焊盘要有SolderMask_TOP和Pastemask_TOP。 通孔要有SolderMask_TOP和SolderMask_BOTTOM,因为两边都要露在外面。
盲孔要有SolderMask_TOP,因为一边露在外面。
埋孔焊盘不需要SolderMaskPastemask,因为都在里面。5 Z- |" E1 K* {0 h3 l
: J/ d. e; |& @

0 t4 f% z6 M& m+ z
& a8 E& P* V! Y; |1 d

( R  D* d) q9 c( y$ w+ W) e

点评

写的很不错!!!!!!!!!!!! 实际学习就是这样 多练习 就会了  详情 回复 发表于 2015-5-25 11:04

该用户从未签到

2#
 楼主| 发表于 2015-5-16 10:44 | 只看该作者
现在,问题就来了,谁能告诉我allegro总class和subclass得具体意义?因为最近在画封装,不太清楚这些层的意义,在网上倒是看到一些,但是并不全。下面我会上传我找到的资料。( T5 x) G8 R. Y8 F) L$ |, P8 }1 \

& T' ?0 r* c! k! x& d# ^ Allegro PCB Editor中的class和subclass讲解.pdf (249.67 KB, 下载次数: 71) 8 [' o% O( T4 \9 p' |

$ r2 Y0 ?0 R1 P& r: \- w& u( E& T& N0 g. o0 D
  • TA的每日心情

    2020-7-21 15:38
  • 签到天数: 21 天

    [LV.4]偶尔看看III

    4#
    发表于 2015-5-16 11:54 | 只看该作者
    周末人少,不过这样的帖子早晚得沉。。4 n6 i3 H4 r5 L% B$ |  i, L; l
    class和subclass顾名思义,就是组的意思。
    ( U8 q* p- Q* a3 f, \0 ?2 g7 m0 M: d把相关的层面分下组,就是现在的class了。而sub就是把相同的实体放到一层。# [0 A3 ]+ C0 }8 B6 R, r% v* l
    这个用文体不太好表述,你用的多了,就自然理解了。: `5 J1 k: n  _
    关注几个重要的subclass,比如solder,paste,silk,这样,对于其他那些组,也就慢慢理解了

    该用户从未签到

    5#
     楼主| 发表于 2015-5-16 12:49 | 只看该作者
    kinglangji 发表于 2015-5-16 11:54! S7 B% ^# O  s) g
    周末人少,不过这样的帖子早晚得沉。。
    9 b' \; L5 _0 D- |* J0 nclass和subclass顾名思义,就是组的意思。* ^  B# x% e4 P9 W" G1 v
    把相关的层面分下组, ...
    , u1 T7 I& {+ I; O+ n
    6 |$ B( F2 O2 Q3 ^

    该用户从未签到

    6#
     楼主| 发表于 2015-5-16 13:26 | 只看该作者
    http://wenku.baidu.com/link?url=cWk9XPHxho9mFifrW6WXPyizK9bSX-VedWgDIsAqFJoEa4geg5CiCpWEyj9eRSyo1e0-5HSIpfDqKufkxCLk4zFS-BUeIDLhWMZ8QURZPzW今天看到的一些信息,分享一下~

    该用户从未签到

    9#
     楼主| 发表于 2015-5-16 14:58 | 只看该作者
    今天就到这。

    该用户从未签到

    10#
    发表于 2015-5-16 16:26 | 只看该作者
    果然牛逼呀,我也刚学

    点评

    一起 一起。  详情 回复 发表于 2015-5-16 20:09

    该用户从未签到

    11#
     楼主| 发表于 2015-5-16 20:09 | 只看该作者
    xiesonny 发表于 2015-5-16 16:26* |4 _0 t4 K$ S0 X. N* Z
    果然牛逼呀,我也刚学

    4 P( n& I* S; A* t; L/ S一起 一起。
    8 ]6 V6 Z1 _, [

    该用户从未签到

    12#
     楼主| 发表于 2015-5-17 15:58 | 只看该作者
    今天做了一个有极性电容的封装,如图,下面带上文件。我是按照网上找到的封装教程进行的。如果有人在看请看看有何错误 CAP3.zip (6.73 KB, 下载次数: 2)
    . W2 s' H6 H! Y& W) m3 v5 S+ d

    该用户从未签到

    13#
    发表于 2015-5-18 10:09 | 只看该作者
    为什么总是喜欢把格点打开,不伤眼么,要打开也行,改成其它颜色好不好

    点评

    有道理,还是关掉好看,或者换格点颜色  详情 回复 发表于 2015-5-18 12:36

    该用户从未签到

    14#
    发表于 2015-5-18 11:13 | 只看该作者
    俺也在学习。。。。

    点评

    一起一起  详情 回复 发表于 2015-5-18 23:26

    该用户从未签到

    15#
    发表于 2015-5-18 12:36 | 只看该作者
    longzhiming99 发表于 2015-5-18 10:09
    + X- \5 N( R1 `为什么总是喜欢把格点打开,不伤眼么,要打开也行,改成其它颜色好不好
    4 o  I- x6 k2 c, H2 z! w# M, C
    有道理,还是关掉好看,或者换格点颜色

    点评

    好~我试试  详情 回复 发表于 2015-5-18 23:26
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2026-4-18 20:31 , Processed in 0.281250 second(s), 37 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表