|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
一、减少谐波；
6 B* C* `- l1 N: G- X* S) x' q6 j晶振输出的是方波，这将引起谐波干扰，尤其是阻抗严重不匹配的情况下，加上电阻后，该电阻将与输入电容构成RC积分平滑电路，将方波转换为近似正弦波，虽然信号的完整性受到一定影响，但由于该信号还要经过后级放大、整形后才作为时钟信号，因此，性能并不受影响，该电阻的大小需要根据输入端的阻抗、输入等效电容，晶振的输出阻抗等因素选择。
6 c" \0 U! }8 p; \' z: D
7 ?. d, z' ^* j# J# J- u8 y二、阻抗匹配，减小回波干扰及导致的信号过冲。
1 E8 j0 S; N0 c4 y( |7 q我们知道，只要阻抗不匹配，都会产生信号反射，即回波，晶振的输出阻抗通常都很低，一般在几百欧以下，而信号源的输入端在芯片内部结构上通常是运放的输入端，由芯片的内部电路与外部的石英晶体构成谐振电路（使用晶振后就不需要这个晶体了），这个运放的输出阻抗都在兆欧以上。
, f" ~) q8 D, F. c6 e$ H6 k
1 S M3 A% j6 U- t% U) R7 ^+ ^, x: Y+ N @# a: P, E& ~) T
抛砖引玉，期待高见！！ |
|
/1 
发表于 2015-4-19 17:41
收藏
淘帖
支持！
反对！
发表于 2015-4-20 07:39