请教各位大侠，cadence HDL如何生成网表？

ayalcy

cadence HDL如何生成网表？ 怎样更新到PCB啊 5 e0 c* j# f5 }

9 ~% K$ B1 @4 d% }! M- @( s

ACE_ASL

在原理图中，file选项中export physical

fishplj2000

楼上正确

ayalcy

fishplj2000 发表于 2015-2-25 10:49
8 v8 E$ q6 P( U8 F- v5 F楼上正确

# e. a# I# R% a9 V* U0 Y3 k5 L那怎么调入啊，我们调网表一般就是第一方 第三方（TEL/TXT格式）啊

) j: D7 y; u) h) M. v" v: q* }非常感谢！
3 I2 Z& r% [  ]! i( z" ]! i

风刃

直接调用第一方网表，就是那个file-import-logic，选择那个packaged文件夹

ayalcy

风刃 发表于 2015-2-25 13:24
" v' Z0 v, {5 Z  I9 v直接调用第一方网表，就是那个file-import-logic，选择那个packaged文件夹

谢谢！
1 j) b, t* y7 c8 Y