siwave v4.0 仿真中断求助

maxswellyqp

本人初学 siwave，正在使用 siwave v4.0, 正在做 package PI 仿真，一直报出
solver failure, 提示说 BW L matrix is singular, 请各位大侠指教，折腾一个星期，没有任何结果。
多谢了。
2 Y% M. x* O* K; f

菩提老树

如果方便，可以把工程文件放出来，有可能是你现在的版本低。

maxswellyqp

* Z- n, g; n1 K3 o

菩提老树 发表于 2015-2-12 12:35
如果方便，可以把工程文件放出来，有可能是你现在的版本低。

你好，由于工程文件在服务器上，不能直接发到网上，我能发的只能是 mcm文件，你有兴趣帮我看看？如果可以的话，那我就把这个mcm文件发上来，
; @" }& d- j8 [3 t( \4 p( }我用最简单的单端信号 s参数仿真，也报了同样的错误。

8 O. D5 S9 z2 b  q9 b补充一下： 我指的服务器就是 一个无法连接网络的电脑，并且文件只能进不能出，望了解。

maxswellyqp

菩提老树 发表于 2015-2-12 12:35
: I, s# p, b+ r/ _8 n如果方便，可以把工程文件放出来，有可能是你现在的版本低。

我用 siwave 5.0 版本仿真，总是跑到 30%就停了，没有任何提示，怀疑是没有破解好，


: m& r- n' D4 x; ~' ]$ X! \% t1 J并且有时候 v4.0 可以仿真的 case,用 v5就不能仿真，也是跑到 30%就停了(从任务管理器看到的).
3 ~; Z# ]  F/ I# E! e7 l* E, S想问下哪里可以下载到 v5.0， 想仿真下封装性能，折腾了半个多月，没有进展，没有办法，
希望告知相关信息，非常感谢。

cousins

重新设置下叠层，你应该是通过ansoftlinks导入的，填充介质出现了非法设置。

maxswellyqp

cousins 发表于 2015-2-12 13:41
重新设置下叠层，你应该是通过ansoftlinks导入的，填充介质出现了非法设置。

你好，对的，我是通过 ansoftlink导入的，不过我已经设置过叠层，substrate 是4层， 介质层是 FR4，
* H2 Z' G: b" o5 L你说的填充截至出现非法设置是什么意思，请指点一二。非常感谢。
0 M, [- L3 t* _) D

cousins

metal层会有fill dielectric  要与有效介电常数匹配。
  W$ L+ M' D) S$ M6 G你自己设置过了就应该没问题。
( a5 c( W) t9 _9 }. L' DL matrix问题我遇到过几次，通常都是这个地方的设置出现问题。
5 \7 i3 i, l- S9 f$ q

maxswellyqp

7 j( k( o5 ?& _

cousins 发表于 2015-2-12 14:11
metal层会有fill dielectric  要与有效介电常数匹配。
你自己设置过了就应该没问题。
L matrix问题我遇到 ...

cousins,你好，因为我刚使用 siwave 4.0，所以不太明白你说的  “metal层会有fill dielectric  要与有效介电常数匹配” 。metal 层会有 fill dielectric 是什么意思？ 还请你多多解释。非常感谢！
  }: W* U0 W4 F  c; A7 U

7 V0 j% l2 f6 D  ~
0 h$ N' b9 R* M7 V/ l% r
1 z3 b5 ^: s8 N" [' `. C% O


7 W8 ?: a2 ?5 ?" k1 b+ E

maxswellyqp

cousins 发表于 2015-2-12 14:11
metal层会有fill dielectric  要与有效介电常数匹配。
3 I# k; H1 j0 z% L$ N( l0 d; S你自己设置过了就应该没问题。
L matrix问题我遇到 ...

我现在 BGA substrate layer stack 设置如下：请帮忙看看。
% A; c6 O- y* o; t% m名称     类型              材料          厚度
TOP     metal           aluminum     1.45um
TOP_1   wirebond     gold            0
TOP_2   wirebond     gold            0
% v) X+ n) |! J  p$ D' z% `; NTOP_3   wirebond     gold            0   
unnamed1   dielectric   FR4_expoxy  100um
; ~+ ?, k! R2 a3 G8 _& Y9 }L1          metal          copper      36um
5 @8 S" A! C; F" }. WL1_2      wirebond       gold          0
L1_1      wirebond       gold          0
- f* ~1 t. e  r% kL1_3      wirebond       gold          0
unnamed2   dielectric   FR4_expoxy   40um
L2                metal         copper      18um
unnamed3   dielectric   FR4_expoxy   60um
# t% C% y$ q+ t1 J; Q1 g; s! qL3                metal         copper      18um
& b$ x4 B: z" m  h. R0 n+ iunnamed4   dielectric   FR4_expoxy   40um
( M! _- ~6 ^9 J! o, JBASE           metal         copper       18um
3 o1 k  c7 ^1 x: @2 r& C7 j- {+ Hunnamed5   dielectric   FR4_expoxy   100um
sold-bot           metal         copper      36um
) g: n. ^, M% B
你说的介电常数，没有特别设置，siwave 应该根据材料自动赋值么？
layout stack 没有看到要设置介电常数的啊？
! ?+ o2 I* {; D/ a* Y( e
还请你指点一二，非常感谢。
4 }: V, _1 s4 }+ l) D

maxswellyqp

cousins 发表于 2015-2-12 14:11
metal层会有fill dielectric  要与有效介电常数匹配。
* X0 a9 C+ v) V' ^: K* H你自己设置过了就应该没问题。
L matrix问题我遇到 ...

cousins，你好，“ metal层会有fill dielectric  要与有效介电常数匹配 ” ，
可以解释的清楚一些吗，" metal 层要有 fill dielectric "是指什么意思， 在 layer stack 中 看到 metal 层只有材料和厚度设定啊，
5 G3 d0 T" C9 Z; Q) z你说的 fill dielectric怎么设置的？ “要与有效介电常数匹配” 这个又是怎么实现呢？
6 j9 J! G/ i+ [! n" N6 v8 P如果你有相关文档说明，可否发到我的邮箱  maxswellyqp@126.com, 不甚感激。
我折腾这仿真好久了，没有找到解法。
- h8 ]' d6 A' O5 e0 X" u+ u

cousins

抱歉下午有点忙
简单来讲 fill dielectric一列的设置你要选择对应的介质。
通常allegro或者其他工具通过ansoftlink导入后会默认为CDXXX什么材质，你改一下就可以了。
要是实在不行就重新导入，选择你关心的网络和必要的参考层就好，不要加入太多网络

菩提老树

maxswellyqp 发表于 2015-2-12 13:19
你好，由于工程文件在服务器上，不能直接发到网上，我能发的只能是 mcm文件，你有兴趣帮我看看？如果可以 ...

很多时候看不到工程文件，我们就只能猜你的问题。

maxswellyqp

cousins 发表于 2015-2-12 17:31
抱歉下午有点忙
. w9 B% K; @' V5 W8 s简单来讲 fill dielectric一列的设置你要选择对应的介质。
通常allegro或者其他工具通过a ...

6 a# W3 P, {1 Acousins,你好，我的导入过程是这样的，先用allegro package designer 打开 mcm文件，
* L! f+ m4 \/ N, X: Q然后直接在 allegro 界面打开 ansoftlink.界面如下：
$ r1 g' b& o- M) C
然后在 ansoftlink 导出到 siwave,如附件图所示。中间没有看到你说的 fill dielectric 设置啊。

, b( ?! W" U6 l2 w5 Q% k" d

# D. \+ w! n* v3 l6 F! U
% a1 s8 o" F, x; h% `' u

cousins

在siwave layer setup里面

maxswellyqp

cousins 发表于 2015-2-12 21:33
( ]: |/ u, R# i. q2 Y' c, I! {在siwave layer setup里面

cousins,你好，感谢你的引导，终于搞定了，。
+ l  Z- w6 o  D0 V" I/ ^不过不是因为 siwave layer stack中没有 做 fill 操作，而是 在 allegro 界面处没有修改 layer stack,
0 m# {+ v8 F1 V8 }, O% m6 {5 w' J在 ansoftlink 界面也没有修改 layer stack, 而仅仅是 在  siwave 界面一次性修改 layer stack.
. S/ h  R) X5 x, u  }现在我用  siwave v4.0 & v5.0 都可以跑通仿真，不过就是由于 导入后竟然所有的 信号线在 via处都有 plane属性 ，
导致  optional 信号列表中没有任何信号，每次仿真都会 包含所有 信号线， 我试过删除 via 处 多余  plane就会在  option 列表中
! R/ B" M" [) y看到信号了，不过这样手动删除 所有 via处的 plane很费时间，想向你请教下是否有快捷处理掉  via处 多余 plane方式？
非常感谢！
! ?. t  @, C1 b8 z