siwave v4.0 仿真中断求助

maxswellyqp

本人初学 siwave，正在使用 siwave v4.0, 正在做 package PI 仿真，一直报出
solver failure, 提示说 BW L matrix is singular, 请各位大侠指教，折腾一个星期，没有任何结果。
% W. I4 c% h1 x% Z& f/ A1 |多谢了。
" \$ b! t2 K" ~9 ]

菩提老树

如果方便，可以把工程文件放出来，有可能是你现在的版本低。

maxswellyqp

0 u: s0 u* v% M% D

菩提老树 发表于 2015-2-12 12:35
2 L3 T5 ^( J. K- A/ L: y: f' B, T" _如果方便，可以把工程文件放出来，有可能是你现在的版本低。

你好，由于工程文件在服务器上，不能直接发到网上，我能发的只能是 mcm文件，你有兴趣帮我看看？如果可以的话，那我就把这个mcm文件发上来，
我用最简单的单端信号 s参数仿真，也报了同样的错误。

0 |, D; R- `. O! R: f& L补充一下： 我指的服务器就是 一个无法连接网络的电脑，并且文件只能进不能出，望了解。

maxswellyqp

菩提老树 发表于 2015-2-12 12:35
如果方便，可以把工程文件放出来，有可能是你现在的版本低。

9 e' X# W$ H$ ~' u, |0 m+ \我用 siwave 5.0 版本仿真，总是跑到 30%就停了，没有任何提示，怀疑是没有破解好，
# R9 G% x7 x5 ?: u4 L3 S
) v4 T' ?% Q+ [) U" Z/ d# B
; O# q- N: z$ z; L1 Z并且有时候 v4.0 可以仿真的 case,用 v5就不能仿真，也是跑到 30%就停了(从任务管理器看到的).
想问下哪里可以下载到 v5.0， 想仿真下封装性能，折腾了半个多月，没有进展，没有办法，
希望告知相关信息，非常感谢。

cousins

重新设置下叠层，你应该是通过ansoftlinks导入的，填充介质出现了非法设置。

maxswellyqp

cousins 发表于 2015-2-12 13:41
重新设置下叠层，你应该是通过ansoftlinks导入的，填充介质出现了非法设置。

5 @) ?6 a! n. R3 R6 `你好，对的，我是通过 ansoftlink导入的，不过我已经设置过叠层，substrate 是4层， 介质层是 FR4，
你说的填充截至出现非法设置是什么意思，请指点一二。非常感谢。
/ m9 X$ y, [$ x, D+ z

cousins

metal层会有fill dielectric  要与有效介电常数匹配。
- j: p. y% A  r4 K* p: U你自己设置过了就应该没问题。
, ~. j& W% A1 V# X1 ]" y5 YL matrix问题我遇到过几次，通常都是这个地方的设置出现问题。

maxswellyqp

cousins 发表于 2015-2-12 14:11
8 h5 K1 l( ^! N; T4 I* |7 {5 smetal层会有fill dielectric  要与有效介电常数匹配。
你自己设置过了就应该没问题。
L matrix问题我遇到 ...

cousins,你好，因为我刚使用 siwave 4.0，所以不太明白你说的  “metal层会有fill dielectric  要与有效介电常数匹配” 。metal 层会有 fill dielectric 是什么意思？ 还请你多多解释。非常感谢！
( v. {( j1 e/ |
  f  y6 C9 k' A( g( T+ [

2 s* O; N; ?( W  o

+ k* ]7 z, x5 W( B( F

1 N+ {3 @- d. B1 S3 p

maxswellyqp

( [3 s5 O+ e1 d$ O  `  V: O

cousins 发表于 2015-2-12 14:11
: ?+ G* }+ C  }. f; g- O! Z8 p, d9 Emetal层会有fill dielectric  要与有效介电常数匹配。
0 U& }$ O' l0 Q你自己设置过了就应该没问题。
L matrix问题我遇到 ...

我现在 BGA substrate layer stack 设置如下：请帮忙看看。
' l# P* I7 G8 B! @, ^  C) o0 U名称     类型              材料          厚度
TOP     metal           aluminum     1.45um
- K& _/ s, `& I- o/ M. TTOP_1   wirebond     gold            0
TOP_2   wirebond     gold            0
5 U/ l* A1 L* ^: }+ x3 A/ E& lTOP_3   wirebond     gold            0   
  S9 Q8 Z9 U$ @& L/ B5 X& xunnamed1   dielectric   FR4_expoxy  100um
L1          metal          copper      36um
! Q0 `9 u" D. U. U. vL1_2      wirebond       gold          0
L1_1      wirebond       gold          0
L1_3      wirebond       gold          0
unnamed2   dielectric   FR4_expoxy   40um
L2                metal         copper      18um
4 J& R! g" Q) I6 _4 l8 p4 [  d. zunnamed3   dielectric   FR4_expoxy   60um
L3                metal         copper      18um
8 \5 {( ?4 _& ?3 J4 a  v+ Aunnamed4   dielectric   FR4_expoxy   40um
) G3 l; g( m5 EBASE           metal         copper       18um
9 g  J% c( Z) j& W- ~2 E2 b: h) cunnamed5   dielectric   FR4_expoxy   100um
sold-bot           metal         copper      36um

. O/ ?+ @3 h0 b你说的介电常数，没有特别设置，siwave 应该根据材料自动赋值么？
& f8 G5 Y% q" ~layout stack 没有看到要设置介电常数的啊？
8 w1 ]$ {6 H; }; c0 f/ F0 t
还请你指点一二，非常感谢。


' B0 s9 U) [( q7 U9 @% y' _. @
5 N& E# d8 J' [! k& L9 K3 T# C

maxswellyqp

cousins 发表于 2015-2-12 14:11
! j7 @: D9 y) Qmetal层会有fill dielectric  要与有效介电常数匹配。
3 W/ Z2 |/ z( o你自己设置过了就应该没问题。
L matrix问题我遇到 ...

; j7 B5 _6 U: o. U. k+ vcousins，你好，“ metal层会有fill dielectric  要与有效介电常数匹配 ” ，
可以解释的清楚一些吗，" metal 层要有 fill dielectric "是指什么意思， 在 layer stack 中 看到 metal 层只有材料和厚度设定啊，
4 D' Z7 n: W  Y, b7 I/ @你说的 fill dielectric怎么设置的？ “要与有效介电常数匹配” 这个又是怎么实现呢？
& b3 v. m! d6 \+ c如果你有相关文档说明，可否发到我的邮箱  maxswellyqp@126.com, 不甚感激。
我折腾这仿真好久了，没有找到解法。
+ E8 `! H; Q5 d; H' }8 n2 y6 a2 C

cousins

抱歉下午有点忙
+ N( M/ T! d) o. u3 ^) k' ]简单来讲 fill dielectric一列的设置你要选择对应的介质。
通常allegro或者其他工具通过ansoftlink导入后会默认为CDXXX什么材质，你改一下就可以了。
要是实在不行就重新导入，选择你关心的网络和必要的参考层就好，不要加入太多网络

菩提老树

maxswellyqp 发表于 2015-2-12 13:19
: ?) a8 `8 D. M# t$ X7 s$ |( U你好，由于工程文件在服务器上，不能直接发到网上，我能发的只能是 mcm文件，你有兴趣帮我看看？如果可以 ...

很多时候看不到工程文件，我们就只能猜你的问题。

maxswellyqp

cousins 发表于 2015-2-12 17:31
抱歉下午有点忙
简单来讲 fill dielectric一列的设置你要选择对应的介质。
通常allegro或者其他工具通过a ...

cousins,你好，我的导入过程是这样的，先用allegro package designer 打开 mcm文件，
然后直接在 allegro 界面打开 ansoftlink.界面如下：
  s4 n) v3 k0 a/ ]
然后在 ansoftlink 导出到 siwave,如附件图所示。中间没有看到你说的 fill dielectric 设置啊。
( @! y$ X# S: Q3 p2 J+ H
  [* l, ]8 G$ f8 H* O

1 t* }, R7 A1 f. d

cousins

在siwave layer setup里面

maxswellyqp

cousins 发表于 2015-2-12 21:33
在siwave layer setup里面

cousins,你好，感谢你的引导，终于搞定了，。
不过不是因为 siwave layer stack中没有 做 fill 操作，而是 在 allegro 界面处没有修改 layer stack,
在 ansoftlink 界面也没有修改 layer stack, 而仅仅是 在  siwave 界面一次性修改 layer stack.
/ O( t+ m$ v& T" m  _5 e现在我用  siwave v4.0 & v5.0 都可以跑通仿真，不过就是由于 导入后竟然所有的 信号线在 via处都有 plane属性 ，
导致  optional 信号列表中没有任何信号，每次仿真都会 包含所有 信号线， 我试过删除 via 处 多余  plane就会在  option 列表中
) k# A1 K. d' F+ c看到信号了，不过这样手动删除 所有 via处的 plane很费时间，想向你请教下是否有快捷处理掉  via处 多余 plane方式？
; t* l% X( {3 C$ b' Q7 K. W* A非常感谢！
5 K: q. e. {1 v+ `7 }6 Q
: Y2 Q: l5 S. P# y% ]6 u6 ^& M