DDR3仿真

snsArvin

大家好，关于DDR3仿真，有些不解之处，请大家指导！
1.DDR3时序余量怎么计算？
% X, q- E% Z; Q, H4 K  `2.下图中tIS(base)是个基值，标准上说：实际建立时间需要加上Δt，这个计算出来的总的tIS是DDR3芯片对建立时间的需求？还是实际电路的tIS？
9 j. l! {6 _+ [7 D' ]( B+ [" g6 f5 D6 P3 X

1 W2 ~/ K9 \$ _( K+ ~8 y( n
- g7 q' Z. g& u3.tIS有两个参考，AC150和AC175，到底用哪个？
  f. `7 e7 u: S

cousins

2 P/ I3 \' L# m# n, _* W
1.tvb+tskew  tva-tskew   相位右偏为正，左偏为负  tvb为valid before 即理想DQ有效跳变前于strobe跳变的时间，tva为valid after，即理想DQ有效跳变后于strobe跳变的时间。skew为单根DQ允许的相偏
) b+ J  P# n0 L: Q% F2.参考第一条可以知道，datasheet里为requirement。实际测的为tvb+tskew tva-tskew
3.AC175 AC150代表的是门限偏移，即AC threshold +/- 175mV或者150mV，与速率有对应关系，速率越高，AC threshold +/-越小。

* }! `, H- q9 T" h4 t6 J考虑到clk jitter及DQ skew的影响，slew rate取较大值为比较严格的做法，因为slew rate越大，最低要求的建立保持时间越长。

Colin_SI/PI

DDR3的时序参数是基于标准负载测试的


3 e, D: {. K1 `) g实际负载不可能标准 所以波形有差别，负载过重过轻 等都会造成影响
飞行时间偏移，包括芯片内部的逻辑偏移，buffer偏移，和PCB上走线的偏移
4 Y( ^/ O% P( S实际时序计算时要以接标准负载和实际负载计算飞行时间偏移
DDR3的规范规定计算时序都要考虑derating
' Q) Y2 O4 ?% P
8 l3 `1 p* F6 v) K. y

snsArvin

Coziness_yang 发表于 2015-1-5 22:16
计算Slew Rate主要是要看信号的质量，有的信号在上升沿上存在非单调，但有些信号是单调的，所以对于slew ra ...

/ E8 S0 ~$ v6 I您好，谢谢您给我解答，那么在计算时序裕量时，需要减去建立时间，那么是不是说这时候的建立时间需要用slew rate和AC175的基值一起来确定？
% G2 Y) J3 b2 J
* [* L4 U4 n5 x) [9 k) p
$ M3 T1 P) U5 @) L. n, j
' H  [+ \. C  S* i

shark4685

看本质，看信号的上升沿，上升沿快用严格的规范。上升沿慢用稍微宽泛点的。

snsArvin

shark4685 发表于 2015-1-5 15:34
4 @" N  X0 y! L0 s! z7 S看本质，看信号的上升沿，上升沿快用严格的规范。上升沿慢用稍微宽泛点的。

+ R8 I9 h6 V0 ?' h' J: w谢谢版主，Slew rate的大小和tIS有直接关系吗？如果像下图这样，我认为不影响
" {9 K* _. V4 |! I! K$ v  @图中红线和黑线，我认为tIS都一样

shark4685

slew rate越大，相当于信号上升沿约小，所以时序上余量相当于变大了，对应标准就严格。

snsArvin

shark4685 发表于 2015-1-5 16:44
slew rate越大，相当于信号上升沿约小，所以时序上余量相当于变大了，对应标准就严格。

在计算时序余量时，如何使用这个slew rate？
3 \: C# w, J2 |% b

Coziness_yang

计算Slew Rate主要是要看信号的质量，有的信号在上升沿上存在非单调，但有些信号是单调的，所以对于slew rate我们需要采用不同的计算方法。而对于时序裕量，我们需要看slew rate，因为slew rate的不一样，时间裕量的计算肯定也不一样。

Head4psi

1. 总的tIS是DDR3芯片对建立时间的需求？
   是的，在 DDR3 pin 上所量到的 Setup time，要大于这个值 (tIS total)，多出来的就是你的余量。
9 o7 h0 E. x6 K4 B$ h  s6 N
2. tIS有两个参考，AC150和AC175，到底用哪个？
4 h9 t+ V" {. g    都可以，但是选用 AC150 的余量会多一点，原因有历史因素，非三言两语可喻。
$ e. ^) F. Z5 G- [# u: M) B

shark4685

想听听历时原因

snsArvin

Head4psi 发表于 2015-1-5 22:18
! R1 \. N9 A7 o* b: z8 k- @* M1. 总的tIS是DDR3芯片对建立时间的需求？
   是的，在 DDR3 pin 上所量到的 Setup time，要大于这个值 (tI ...

5 {6 {/ l  K8 N) J多谢您，那就是说要下面的数据算出DDR3对建立时间的实际需求，然后在实际的仿真波形上测量建立时间，和这个需求值比较，对吗？
0 ^. G. ^# F7 _/ S, M

snsArvin

cousins 发表于 2015-1-6 08:42
1.tvb+tskew  tva-tskew   相位右偏为正，左偏为负  tvb为valid before 即理想DQ有效跳变前于strobe跳变的 ...

% t$ h4 u' c( u5 B时序余量是否可以直接从波形读取？
! t6 [6 o' \, R# x) M

cousins

snsArvin 发表于 2015-1-6 09:06
, }+ T+ {( \. H3 m/ q5 r. f3 f时序余量是否可以直接从波形读取？

不能，要抓取cursor后再做计算

snsArvin

cousins 发表于 2015-1-6 09:17
5 T& [" c% u1 o不能，要抓取cursor后再做计算

版主，您前面讲的余量计算：tvb+tskew ,tva-tskew，为什么没有减去建立时间？

cousins

因为tvb+tskew就是实际的建立时间，减去datasheet中的requirement就是裕量
! Q% t+ m) i9 y$ J2 h! d2 }2 W9 Ctva-tskew是实际的保持时间，减去datasheet中的requirement就是裕量
8 R8 m4 g7 \% n+ l$ N2 d* _