orCAD to Allegro有关Footprint的一点疑问

lxwuming

小弟画好了原理图,其中一个0402的电阻在原理图中Footprint设为R0402
% c# k# t# K; i: I2 Z. W创建好网络表
) b( R# s3 Y2 J  ?, @" w/ y1 h5 u 然后我做好了R0402的封装放到 c:\project\orcad\symbols 文件夹下面

在allegro中导入网络表后,摆放零件时发现没抓到封装R0402.
请问我应该怎么设置,才能把封装好的零件和原理图关联起来,可以自动识别抓取?

numbdemon

oRcad layout?
. ?6 ?) I% w: D9 f还是allegro?

lxwuming

用的是Allegro.一个人搞了两天了,好象也没相关资料可参考.

numbdemon

原帖由 lxwuming 于 2008-9-5 17:29 发表
* H  v0 X. K4 z: P1 L. ]# c用的是Allegro.一个人搞了两天了,好象也没相关资料可参考.

关键点：
2 p5 U2 \4 R4 A! s, b1.正确导出网表
2.Allegro要设置正确psm和pad的路径，要包含你的封装和pad

( _- \: m6 c; Q对照上面，那个存在问题？

lxwuming

numbdemon帮忙贴个图解释一下怎么设置psm和pad的路径的路径可好?
5 L0 r3 t) K* O' s  d, J# z+ u; ?刚接触,不是很清楚.用Project Manager吗?

LHDDSHL

https://www.eda365.com/thread-10236-1-1.html

lxwuming

Cadence Design Systems, Inc. netrev 15.7 Mon Sep 08 14:06:39 2008
(C) Copyright 2002 Cadence Design Systems, Inc.
# Q+ _% z$ l2 }5 M0 V0 C# z' m------ Directives ------
RIPUP_ETCH FALSE;
RIPUP_SYMBOLS ALWAYS;
MISSING SYMBOL AS ERROR FALSE;
4 `4 Y3 Q2 W4 g! RSCHEMATIC_DIRECTORY 'C:/project/orcad/forderix';
BOARD_DIRECTORY '';
2 J, I& t5 g" o9 L% e! mOLD_BOARD_NAME 'F:/Cadence/unnamed.brd';
NEW_BOARD_NAME 'F:/Cadence/unnamed.brd';
CmdLine: netrev -$ -5 -i C:/project/orcad/forderix -u -y 1 -z F:/Cadence/#Taaaaaa03428.tmp
/ K( M/ I1 R- p------ Preparing to read pst files ------

#1   ERROR(24) File not found
9 O* v2 f9 S) H! D     Packager files not found
0 E' I0 C9 k' m! N% p( w# w7 B# |#2   ERROR(102) Run stopped because errors were detected
netrev run on Sep 8 14:06:39 2008
  M4 h  `& q% m7 i. K3 R7 S   COMPILE 'logic'
8 G# D4 U7 I$ V* ^  _" d6 i   CHECK_PIN_NAMES OFF
   CROSS_REFERENCE OFF
   FEEDBACK OFF
. W0 h! s8 s2 @% B& S   INCREMENTAL OFF
   INTERFACE_TYPE PHYSICAL
1 q; q! _( r' t1 L0 r$ @   MAX_ERRORS 500
3 X. E. M2 X% A! I# w) @7 ?9 B   MERGE_MINIMUM 5
   NET_NAME_CHARS '#%&()*+-./:=>?@[]^_`|'
   NET_NAME_LENGTH 24
7 J0 i6 B$ F* J$ c! R# H6 s   OVERSIGHTS ON
   REPLACE_CHECK OFF
) g$ ?) K8 A5 @2 p/ u& h* v   SINGLE_NODE_NETS ON
7 X8 N5 H5 e/ _# @9 t   SPLIT_MINIMUM 0
   SUPPRESS   20
! C0 {: H* x" o% b9 F* }5 g2 ^   WARNINGS ON
7 ?" d* m( r3 m9 s. v  2 errors detected
7 p, {& p6 F$ y: n( G, E7 n: D No oversight detected
9 y* Q6 o2 r) z No warning detected
cpu time      0:00:03
* ?2 B. B; w; H! w% K  z' ]elapsed time  0:00:00

导入网表有以上错误,第一个错误我知道是没有封装,可哪个零件没封装怎么查找?
                                 第二个错误又是什么呢?
还有netlist.txt又在什么路径下面?

yzl624358

学习了，谢谢！

zshxie

零件的封装可以这样看：
- r  M6 S. U8 w2 w% M: N. o9 F+ H 在design entry CIS 中点取 *.dsn,
                                tool-exprot properties
/ w2 k+ Z% }+ Y- F9 Z然后在生成的*.exp（位于outputs） 文件里查看哪个元件没有封装。

luhuamin200

电子工业出版社的《Cadence高速电路板设计与仿真》这本书不错！！！！

s07110016

我要学学啊