找回密码
 注册
关于网站域名变更的通知
查看: 2100|回复: 10
打印 上一主题 下一主题

Cadence有装配层。Protel需要吗?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2014-12-13 18:52 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
  今天学习cadence看到下面红色颜色一句话:
装配层(Assembly):用于将各种电子元件组装焊接在电路板上的一层,机械焊接时才会使用到,例如用贴片机贴片时就需要装配层来进行定位。
   想请教大家,如果我的protel器件只有Toplayer层和丝印层,贴片机贴片可以进行吗?因为我好像在Protel里没见过装配层这个啊!
) _# i2 j" N. U4 u- U

, G% g) m; {0 M! E. O9 o
3 Y# C+ e) |- x: y6 r2 y

) J4 O, {) E0 f

1.png (10.14 KB, 下载次数: 15)

1.png

点评

没有强制需要...  发表于 2014-12-15 12:24

该用户从未签到

推荐
发表于 2014-12-15 15:54 | 只看该作者
装配层(Assembly):用于将各种电子元件组装焊接在电路板上的一层,机械焊接时才会使用到,例如用贴片机贴片时就需要装配层来进行定位/ R8 m9 X( ]4 c- V
! {3 X" u4 @) Y$ s
这句话不太对。
: n5 _; y* v2 m6 J% U) @& w) F- l' R2 r0 @6 `! P2 W. e
如果是贴片机贴片时,我们需要提供钢网文件和钢网层,也叫锡膏层,paste mask top和paste mask bottom.与allegro软件不同的是,ad可不无需单独设置paste mask层。在出钢网时,勾选paste mask就可以的。+ j+ r0 \6 A  @& \, n0 H

+ w, C4 r* v' R4 x% `9 I% J如果是装配图,只需要输 出器件位号和丝印框即可。
& c8 K: d! H1 c+ P, y; h3 [# u1 l( }! C1 `% |7 ?
不知道楼主那句话是从哪里看到的,我感觉是有问题的。

该用户从未签到

2#
发表于 2014-12-15 12:10 | 只看该作者
本帖最后由 wanghanq 于 2014-12-15 12:15 编辑
6 [6 k2 f& j  }  `. A$ ?& Z! Y" R0 R9 O8 I! _8 e
根据不同的检查项目,我们会生成各类图层文档。
  ~$ U- v. E. [0 p$ e+ v% M对于贴片机,通常会 要到的文档 : BOM,坐标  以及其他。4 a$ V7 V0 Z. q( F7 R  L( a

* m$ |$ i9 O+ s8 C* |/ |此话题需要拓展下面相关的内容:
- r9 t" z* W$ |3 t6 @
$ i6 _& a) m( n3 X( u" l! j, [7 I贴片机编程2 y6 n4 P. U" s; b
http://baike.baidu.com/link?url=mfVSgwyoXfHGKA4K18pawxOALwczxuqQM091Of9ScpZP1xu7Qk_v3oau00c6YAz4fN5t0Vi8Bdz8qOzDDIbi2_
7 a* Z3 s5 p+ Q5 L0 w0 W
4 _( k% [1 f9 I+ lCadence各层作用及封装信息传输对应关系  此文未下载,欢迎有下载积分网友下载后补充在帖子中来
5 b" o9 g1 n9 \& [http://wenku.baidu.com/view/269457535f0e7cd1842536cc.html  N, q1 m2 T  i

& _8 c' k. Q6 a/ L5 N6 |5 t. S5 JPCB设计软件坐标数据导出方法综述.pdf
) ]5 H( L" G- O9 `/ {; g( `
PCB设计软件坐标数据导出方法综述.pdf (368.91 KB, 下载次数: 24)
7 P+ q7 M! G  ^2 g2 U
% |/ N- O: c! I( r  `4 n6 G对于你提问中提到的这个层,可以理解为自定义层(有用到的也有不用到的),, \5 q  ~" X9 O' V% m  C
在AD中建议你不妨看看最新的PCB封装,里面会有更多的信息层被定义到。
2 j, z% e# L7 e; l) ~2 H不同的软件 层的定义以及使用限制略有不同,我们在学习这类软件时,不要生搬硬套...
& {0 `. L5 r( [; F) O   h% w1 C, S3 U  v
此主题贴 已汇总在 【给初学3-】系列汇总贴中
4 ~! u/ o. I5 ?% G
- b1 h: R, i, _, V
" E1 B% _& S0 f4 m
& j. o- Y2 R6 C4 O) T

该用户从未签到

4#
发表于 2014-12-16 22:26 | 只看该作者
在机贴焊时,Cadence的我也基本上没用过Assembly层,其实所谓的装配图就是客户拿到PCB板后来比对查找器件所用,与是否机贴焊无关的,机贴焊所用定位是用器件坐标及BOM,以及MARK点来定位的
  • TA的每日心情
    开心
    2020-2-24 15:04
  • 签到天数: 1 天

    [LV.1]初来乍到

    5#
    发表于 2014-12-17 08:46 | 只看该作者
    装配层是一般是在焊接的时候,给个示意图。因为PCB上的Topsilk有的时候不能定位得很清楚。

    该用户从未签到

    6#
    发表于 2014-12-20 10:14 | 只看该作者
    jimmy 发表于 2014-12-15 15:54
    8 [2 R* z+ W# l装配层(Assembly):用于将各种电子元件组装焊接在电路板上的一层,机械焊接时才会使用到,例如用贴片机贴 ...

    " x9 O+ W% f# ~& f, V& m从楼主提供的文字大致能够找到的源头文档参附件(按说楼主自己来提供是最好的)。
    . K9 q; }3 `6 N! y% K  j/ v此附件前面描述可能加有自己的理解,但在后面操作描述中还是很清晰的...
    ( ^" v# f9 g& r1 ~# Q6 I: [5 k$ s, n, u, ~2 s2 d
    Cadence_Allegro元件封装制作流程(含实例).zip (1.12 MB, 下载次数: 30) 5 c  H) {; N1 b% P$ }

    该用户从未签到

    7#
     楼主| 发表于 2014-12-22 22:00 | 只看该作者
    感觉大家的知识都好丰富,学习到不少东西。

    该用户从未签到

    8#
     楼主| 发表于 2014-12-31 22:20 | 只看该作者
    wanghanq 发表于 2014-12-20 10:14
    : @# g& |# t% @1 c, V4 Z/ a从楼主提供的文字大致能够找到的源头文档参附件(按说楼主自己来提供是最好的)。
    6 b7 Z6 ]$ Q5 o# u% m此附件前面描述可能加有 ...
    + C- H+ {8 V3 Q+ F2 {
    谢谢。你好仔细啊,就是你附件的这个文档。
    1 m' L% m* ]% F& o6 ]% g

    该用户从未签到

    9#
    发表于 2016-1-11 19:30 | 只看该作者
    谢谢楼主和6楼
  • TA的每日心情

    2023-8-11 15:01
  • 签到天数: 5 天

    [LV.2]偶尔看看I

    10#
    发表于 2018-6-14 10:07 | 只看该作者
    :hug::hug:
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-8-23 18:15 , Processed in 0.156250 second(s), 28 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表