|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 olendo 于 2014-11-26 00:03 编辑 & O) I9 L6 t- J0 v# t
?: z- ] x0 @目前設計子板PCB使用的是四層板- 上到下高速S-G-V-S方式 , 訊號為10Gbps
' ]% K8 p/ ?- P& W
6 O% |/ Q& m6 B請問各位設計金手指部分中間G-V都是裸空的嗎? 對於差分阻抗匹配來講的確需要將金手指下面參考層加厚
2 o+ q4 m& i; Y* |來增加阻抗匹配值6 ^; O: ?5 A/ x' |+ `$ z2 v
, L7 m. w6 E+ p0 W( m/ t w
1.根據高速訊號線回流路徑觀點,下方已經沒有參考層提供回流路徑(第四層雖然會有pad,但是那並非是VCC
1 F/ r' l! G0 @+ E或GND pad),而差分訊號已經在子板金手指部分經由socket流入母版PCB,這時候在socket中的回流路徑會走- K0 S: y. Y+ Z4 |3 Y
哪一個接點? 主要是在正負差分訊號隔壁路的訊號線上嗎? 還是主要是金手指上GND的腳位? 我相信應該會
+ i$ L' B! d2 k2 I4 H& {9 o4 @有一定相差比例關係，但不知是以哪一個為主?
5 O8 H) j0 g/ b# e9 k ]* b t( j: G. Y
2.若是我增加第三層的GND參考面在金手指高速訊號線正下方(計算後阻抗匹配值:85R)，雖然阻抗匹配值會* a& G3 c/ \2 g/ r3 ^, ]4 p; P
比完全沒有參考面(95R)還來的糟一些請問就算阻抗匹配差一些,是否有無讓訊號反而更好的理論或實驗依據?
: Z. b6 O8 M* y% F( u
6 ~" Y4 K' f8 m6 \感謝各位大師求解8 C) V- \/ n" ^
/ l9 ^5 C/ g' i0 M% F, s3 Z* U C
附件圖片跟我設計的GND 與VCC剛好擺相反,作一簡單疊構圖示範例參考0 X1 C! Q1 N# K+ F6 I
3 x0 h) ^) v( _+ F6 h* M4 o' `5 K. ?' R4 h. H( D$ i( O
( w6 `5 u( `9 N3 d4 L
- O8 K: W" H0 w/ ~/ _7 Z. t6 O6 v0 W7 x+ h6 y9 ~$ M
% k. V/ _& y- s% m0 O) c. U2 K" B. w t. M8 x5 \5 l" \; k8 Y0 |0 c
@. b/ J: ] K- z: j) a
9 T N+ `0 P- A* d6 } |
-
A.jpg
(32.95 KB, 下载次数: 6)
|
/1 
发表于 2014-11-25 23:58
收藏
淘帖
支持！
反对！
楼主
