找回密码
 注册
关于网站域名变更的通知
查看: 860|回复: 4
打印 上一主题 下一主题

DDR2做等长在Allegro中设置问题

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2014-11-6 17:06 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
DDR2做等长在allegro约束管理设置中是否只需要设置XNET和BUS就可以了,不知道这样做是否正确?求指点
: l1 o8 d0 a, f

该用户从未签到

2#
 楼主| 发表于 2014-11-8 09:08 | 只看该作者
没有师傅指点一下?

该用户从未签到

3#
发表于 2014-11-11 14:21 | 只看该作者
设置XNET后,按照数据高低字节、控制地址分组建立BUS,然后确定一个约束的参考目标;BTW,时钟线还有差分组设置;如下. l* A2 a7 Y. @9 i6 E
: e9 E! o5 S7 N: Y4 @' E

该用户从未签到

4#
 楼主| 发表于 2014-11-12 08:51 | 只看该作者
djsin13 发表于 2014-11-11 14:21. t: C: q, ?6 ]5 ?) c
设置XNET后,按照数据高低字节、控制地址分组建立BUS,然后确定一个约束的参考目标;BTW,时钟线还有差分组 ...
2 u7 {0 g. Z8 W. F) |
多谢了,分组设置在软件里面要设置那些呢。如,设置Xnet  BUSmatch group还要那些细节的设置在软件里面
# {/ U" B4 Q9 v0 P8 J

该用户从未签到

5#
发表于 2014-11-13 09:48 | 只看该作者
setup - stconstraint 里面打开delay关系
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-11-28 17:05 , Processed in 0.187500 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表