找回密码
 注册
关于网站域名变更的通知
查看: 1144|回复: 3
打印 上一主题 下一主题

AD10中怎么进行DDR2的差分时钟信号的等长处理?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2014-11-4 18:02 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
两颗DDR800用T型拓扑,想知道怎么走线使时钟差分信号对自身等长,而且从CPU处理后到两片DDR的时钟网络也是等长的?如下图即A+B=A+C的长度。研究了2天还是不知道怎么能弄,地址线倒好办,差分信号因为还有阻抗问题,线间距已固定,不知道要怎么来实现了,求高手指点,不胜感激~  ~1 O5 |; `8 Z% _# |/ C

* a! U  q1 |( v# `7 `; C# ^

该用户从未签到

2#
发表于 2014-11-4 19:43 | 只看该作者
本帖最后由 goolge 于 2014-11-4 19:45 编辑 1 W( x& K( D% _6 x% g/ O" D( F
# i$ j$ p2 f) \6 N9 e
T型结构的等长,还是PADS9.5或Cadence好弄,AD估计都没这功能。

该用户从未签到

3#
发表于 2014-11-24 16:56 来自手机 | 只看该作者
Ad还真有这个功能

该用户从未签到

4#
发表于 2014-11-25 10:05 | 只看该作者
AD15 Support$ |6 P2 e3 t1 J2 G; J1 a. _
http://techdocs.altium.com/display/ADOH/High+Speed+Design+with+xSignals  v# L2 K& s% \* t( F
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-21 23:17 , Processed in 0.125000 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表