找回密码
 注册
关于网站域名变更的通知
查看: 2475|回复: 10
打印 上一主题 下一主题

[Cadence Sigrity] IBIS模型时序仿真,为什么会奇葩到-700V。完全不收敛了。

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2014-10-17 08:14 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
如图所示,还请指教一下

5.jpg (237.64 KB, 下载次数: 2)

5.jpg

1.jpg (195.03 KB, 下载次数: 4)

1.jpg

2.jpg (185.52 KB, 下载次数: 3)

2.jpg

3.jpg (78.36 KB, 下载次数: 4)

3.jpg

4.jpg (81.69 KB, 下载次数: 4)

4.jpg

该用户从未签到

2#
发表于 2014-10-17 10:50 | 只看该作者
有意思,话说allegro SI以前的bus analysis无法ignore掉IBIS的intial delay from rising的问题8 R. l0 k# N, M1 C. \; `
不知道systemSI是不是也有这样的问题.
) R  C  Q. t( Q用同样的模型在hyperlynx上跑下看,记得ignore initial 4bit.
7 Z8 k& Q9 s8 K+ V

该用户从未签到

4#
 楼主| 发表于 2014-10-17 10:55 | 只看该作者
cousins 发表于 2014-10-17 10:50
4 A* [, a. V6 U7 Q3 f* p$ O有意思,话说allegro SI以前的bus analysis无法ignore掉IBIS的intial delay from rising的问题
' e9 A# d! g! H2 j$ Z不知道syste ...

, W8 ^/ L7 R, ksystemSI,这个建议不错,过几天试试。正在用Ansoft试1 x+ v  Q# _$ a; L

该用户从未签到

5#
 楼主| 发表于 2014-10-20 09:52 | 只看该作者
cousins 发表于 2014-10-17 10:50
8 Z4 c& y+ D* U7 E) s" O有意思,话说allegro SI以前的bus analysis无法ignore掉IBIS的intial delay from rising的问题2 [5 q( G' t+ B
不知道syste ...
* L5 K. k- m7 l# q  f
版主早,用Designer可以作长时间的时序仿真,也可以出眼图,但是眼图交叉的地方不太对,不在电平中间。请问怎么回事呢?怎么调整?谢谢
: e* Z! C' a- }. w

1.jpg (290.85 KB, 下载次数: 2)

1.jpg

该用户从未签到

6#
发表于 2014-10-20 10:57 | 只看该作者
eeicciee 发表于 2014-10-20 09:52
/ A7 {9 r+ F# t  E: Y- R版主早,用Designer可以作长时间的时序仿真,也可以出眼图,但是眼图交叉的地方不太对,不在电平中间。请 ...

6 x1 @4 e1 o6 P; a. h三个办法:1.减少step time
( E" i; ]) v5 n7 O6 g! z  M+ n' G% N: \: n1 w
2.改ramp_rwf/fwf
- |% e. Z# G+ M# ^+ ]: [" k3.改initial delay from rising/falling waveform    rm_dly_rwf  rm_dly_fwf" o3 z* W4 e: t; d4 o/ n

该用户从未签到

7#
 楼主| 发表于 2014-10-20 11:15 | 只看该作者
cousins 发表于 2014-10-20 10:57% h3 @0 Y5 `2 k* r9 P% P9 A* S
三个办法:1.减少step time0 s9 d, n5 u  O, L7 c

. U( T0 L* {- V% Q0 d2.改ramp_rwf/fwf

( }2 D& y9 X) Z9 p. n后面两点是要改IBIS模型啊,这样合适么?$ T/ M% m; O0 ~

该用户从未签到

8#
发表于 2014-10-20 12:41 | 只看该作者
remove掉ibis中过长的初始延时是可以的。. I+ F* z- G' b; D

该用户从未签到

9#
发表于 2014-10-20 12:47 | 只看该作者
Check the high level of your pulse ( or PRBS) source, it should be 1.0V for IBIS model input not 3.5V.

该用户从未签到

10#
 楼主| 发表于 2014-10-20 13:31 | 只看该作者
Head4psi 发表于 2014-10-20 12:47* {' h, |/ `# j9 U" `! f
Check the high level of your pulse ( or PRBS) source, it should be 1.0V for IBIS model input not 3.5 ...
' c& P0 K) M) V" A
I've tried that way,but no use...$ [* u0 ~3 e8 n$ q, C

该用户从未签到

11#
发表于 2014-10-28 15:40 | 只看该作者
這個問題是S參數無法收斂, 可用Broadband SPICE把S參數轉換成RLC模型(xxx_BBSckt.txt),再跑暫態分析(應用範圍=PRBS & pulse pattern),也可參考"網際星空"的說明.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-11 06:34 , Processed in 0.125000 second(s), 27 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表