有用ECO To PCB 从原理图导PCB的请进

abtreasure

pads Logic上有一个电容元件CAPACITOR,里面设了两个PCB封装：3216和6032C，如图一
7 }$ n, V4 Y) ?  y5 x+ _- l
7 Q8 Y& k  g. i( C/ N0 W! ?6 M某张原理图用到了两个CAPACITOR元件，其中一个元件C181将PCB封装设为3216，另一个C108设为6032C，如图二、三

生成网表，可以找到两个PCB封装指定语句：
7 M9 N! S9 p6 {8 ?3 F4 E. NC181    CAPACITOR@3216
C108    CAPACITOR@6032C
7 J8 b2 V5 A: v在PCB上导入这个网表，生成的两个元件封装完全正确：一个是3216，另一个是6032C

7 L: ?  H8 n5 C1 j0 K* q9 Z现在的问题是，我不用导入网表的方法新建PCB，而是用logic上的“ECO To PCB ”功能新建PCB，如下图
8 G, }# Q* y2 \
生成的PCB文件两个元件的封装都是3216，另一个则需要手动去修改，如图
7 p( G) l9 A+ P2 W1 R
是ECO哪个地方设置有误导致要手动指定而不是自动生成？

dali618

不知是不是这里

abtreasure

谢谢楼上！ 在这个选项打上勾就可以了；
应该PADS logic在用ECO的时候没去检查封装，而导网表则会去核对封装。

kmdzzy

:xuexi