IIC的采样方式

Dc2024101522a

本来想在老帖里发，想了想还是得发一个新帖：
' o* Q. K% }& R1 M
本人一直没搞清楚IIC的采样方式，目前看到了三种采样方法的说明：高电平采样、上升延采样+高电平采样、上下边沿双采样
0 f4 M& X# A6 f0 \1 ]- F: b0 k
1、高电平采样：许多文献或者帖子都说明了是高电平采样，但是似乎没有找到盖棺定论的决定性文献，如果是根据建立保持时间的时序要求反推，时钟高电平处肯定是有采样的，因为一般边沿采样的建立保持时间都是以某个时钟边沿为参考，但是I2C的保持时间是以下降沿为参考，也就是说上升沿到下降沿之间有采样点，但是无法判断是高电平采样还是边沿采样
2、上升延采样+高电平采样：该说法具体内容是，i2c内部有边沿敏感电路，在上升沿会采样数据，而在高电平采样是为了判断是否出现了star、stop信号，因此还是需要保证边缘的单调性
3、上下边沿双采样：该说法来源与本站某贴中的贴友“其实I2C的采样也是边沿采样，只不过是上下沿都采一次”
* {8 i0 S8 Z  X# A
. S. N8 M) T( h0 }9 t2 Q8 D因为本人之前一直以为是高电平采样，因此觉得边缘稍微有一点回沟或者平台不会有问题，但实际好像不是这么回事。虽然几种采样形式没有对测试结果没有影响，但是会影响对信号质量的评估，有时候iic边沿就是存在回沟无法消除，最终评估是否可接受时还是需要回到采样的本质，需要从理论和测试的情况下能判断信号质量符合预期。

; o* e' ?6 S1 w) G希望诸位能解答小弟的疑问，或者提供一些可供参考的信息来源

" y( _& |8 C+ h+ |% _( @

Dc2025042345a

随便找个支持iic的芯片，去看时序图。

超級狗

Dc2024101522a 发表于 2025-7-3 23:52
找了，但都并没有明说有没有上升沿采样，而我朋友是FPGA工程师，他告诉我说，i2c是上升沿采样数据，高电 ...

- Y% c9 _- y7 K/ x/ x  u; c% V$ d- LI2C START / STOP Detector Verilog Code


module i2c_start_stop_detector (
- i9 k$ V  X) B2 S    input  wire clk,       // 系統時鐘
    input  wire rst_n,     // 非同步 Reset
  O" c1 R% \. i( ?    input  wire sda,       // I2C 資料線
    input  wire scl,       // I2C 時鐘線
; I7 x- x& G% p- ?* z* Q    output reg  start_detected, // Start 條件偵測到
    output reg  stop_detected   // Stop 條件偵測到
);


    // 前兩個時鐘週期的 SDA 與 SCL 值
    reg sda_d1, sda_d2;
  u" a) q- o* K, c7 M, b    reg scl_d1;
, K: `$ Z+ W1 t7 p- t. a

    wire sda_rising  = (sda_d2 == 1'b0) && (sda_d1 == 1'b1);
    wire sda_falling = (sda_d2 == 1'b1) && (sda_d1 == 1'b0);


5 P/ \) \7 I) u2 E  @% O    // Sample SDA and SCL
  a6 F+ I% Q+ `    always @(posedge clk or negedge rst_n) begin
) ^- {; a$ E: l        if (!rst_n) begin
            sda_d1 <= 1'b1;
            sda_d2 <= 1'b1;
            scl_d1 <= 1'b1;
        end else begin
. [2 M+ C% {3 g            sda_d2 <= sda_d1;
            sda_d1 <= sda;
            scl_d1 <= scl;
- ^( @& s5 ~! O: W6 n; f9 K- {        end
    end
8 F. \: Y) `9 K4 l( t- {! @  K

1 A5 q# O" s8 t8 Z) C( G  D    // 偵測 Start / Stop 條件
/ Z& A7 e9 Z# r2 I    always @(posedge clk or negedge rst_n) begin
. }% X! Q7 c) p9 d! g2 n7 _- [        if (!rst_n) begin
3 c% C1 X" F! A" ]            start_detected <= 1'b0;
            stop_detected <= 1'b0;
        end else begin
            // I2C START: SDA falling while SCL is high
            start_detected <= sda_falling && (scl_d1 == 1'b1);
            // I2C STOP:  SDA rising while SCL is high
            stop_detected <= sda_rising  && (scl_d1 == 1'b1);
        end
9 o6 `  P6 L8 w5 M6 O5 k- N    end


( v& s  Y  _! d- y' z6 lendmodule

- \: a$ n! \, T! z8 d

超級狗

& L5 h2 G$ _/ w' ?7 e) v) R0 B

xmrxmr 发表于 2025-7-11 16:58
I2C是SCL高电平采样这一点可以看SPEC，信号边沿的回沟一般也不会有什么影响，很多器件内部都有滤波器，可以 ...

菜英文規範解讀
1 C6 [5 _2 f& v) `它只說 SDA 在時鐘高電平時必須保持穩定（Stable），並沒說它是高電平採樣，這是一個大家容易入坑的地方。
) _- C. r- x, C) r$ M
I<sup>2</sup>C 總線在上升緣（Rising Time）採樣之後，資料就不會變了。任憑 SDA 在那邊抖或在那邊跳，都不會改變已經採樣的資料。之所以要叫你保持穩定（Stable），是因為它雖然不會改變已經採樣的資料，但會觸發 START 和 STOP 偵測造成總線狀態復位（Reset），你的資料傳輸會因此中斷。
9 F- R6 w4 T- i# ]2 `6 }% l3 c* p
很多設計為了保險，也不會剛好在時鐘上升緣（Rising Time）進行採樣，會利用 Delay Line 延遲個幾 ns 再採樣。若說這樣就算是高電平採樣，也是有點牽強。
+ l- s9 V5 W/ L( R# |
6 E+ r+ x# p8 y! J5 _$ t$ l! K這是狗弟翻閱許多論壇討論，及技術文檔後得到的心得。
9 l$ l5 N& ^8 Q5 H- T8 w
: M( P6 q( R) k2 m% H信者恆信，不信者永不信！

wen11902

高电平采样，你这样想：起始是下降沿触发，停止是上升沿触发，这样就导致了只能是电平采样；然后IIC是开漏输出，时钟和数据线都是上拉，空闲的时候释放总线，那么时钟肯定是高电平。-->那就知道了是高电平采样

Dc2024101522a

wen11902 发表于 2025-6-27 16:39
3 \& e, M% c* A& w. L" x高电平采样，你这样想：起始是下降沿触发，停止是上升沿触发，这样就导致了只能是电平采样；然后IIC是开漏 ...

& E3 c3 u- J1 h1 `8 o/ x% u, y是的，我知道有高电平采样，这个我可以理解。其实我更倾向于第一种和第二种采样方式，这两种采样方式会影响对边沿质量的思考，如果只是高电平采样的话，那么其实边沿回沟问题在一些情况上是可以忽视的，但是如果是第二种采样方式，边沿的质量需要更多的考虑，比如该回沟会不会导致误判或者误采样。
6 Z( P7 }* u$ X9 ~! j' J$ y

huo_xing

随便找个支持iic的芯片，去看时序图。下面是百度的iic工作时序

Dc2024101522a

Dc2025042345a 发表于 2025-7-3 16:34
随便找个支持iic的芯片，去看时序图。

找了，但都并没有明说有没有上升沿采样，而我朋友是FPGA工程师，他告诉我说，i2c是上升沿采样数据，高电平采样star、restar和stop这些标志信号

超級狗

高电平采样star、restar和stop这些标志信号

3 T. |8 H) n; x6 x建議訪問一下人工腦殘（AI）！


3 C! E/ t5 j: t; ?

超級狗

' H+ h2 t$ w# W2 D

Dc2024101522a 发表于 2025-7-3 23:52
找了，但都并没有明说有没有上升沿采样，而我朋友是FPGA工程师，他告诉我说，i2c是上升沿采样数据，高电 ...

I²C START / STOP Detector
$ m  C9 R1 S/ |6 {1 I2 U- M/ {& q" l
我知道樓主要講什麼，「不懂！」。
/ j  \/ W) q! y1 K
: t. h1 j9 u$ A! q; S' Q* f+ L' i謝謝！再聯絡。
2 z& }. N& v5 U+ E1 J$ x
6 |0 h/ ~. Z9 c2 A" T* a% E, a4 I- v@#$%^&*!...

/ P1 J! ^6 _* V3 ]% |; `5 s% T  G! RSDA 當觸發，正、負緣鎖 SCL 狀態啦！

8 S$ H! u. Z* L


5 ?4 k5 B5 o8 g; S

超級狗

超級狗 发表于 2025-7-4 09:20
I2C START / STOP Detector
, C9 L5 D1 t  T$ x0 g( u3 K
7 ^# W+ I/ E, ]: L8 ~, H: X我知道樓主要講什麼，「不懂！」。

想不到狗弟隨便塗鴉的方塊圖這麼多人收藏，出處的文檔反而沒人要，我決定明天開始要和唐伯虎一樣改賣字畫。

& a9 P, `) M' U; h
  E6 E1 X) O$ E
* h% q5 I6 Y+ w; s" R. E但聽聞唐伯虎風流倜儻是小說家筆下寫的；實際歷史上的唐伯虎因為窮途潦倒，為了生活是在賣春宮圖。

6 a& B' d7 X  ~/ b5 X" w; @

xmrxmr

I2C是SCL高电平采样这一点可以看SPEC，信号边沿的回沟一般也不会有什么影响，很多器件内部都有滤波器，可以关注Spike Time这个参数

超級狗

超級狗 发表于 2025-7-11 17:34
  K. a2 G  N' {) u菜英文規範解讀
0 j, a0 d9 {" A* B: G/ q+ ?它只說 SDA 在時鐘高電平時必須保持穩定（Stable），並沒說它是高電平採樣，這是一個大 ...

' F0 W2 |; m/ _" f) }# K. B踢哀（TI）文檔內容節錄！

超級狗

超級狗 发表于 2025-7-11 17:34
; Z8 n8 Z5 h  S, o* l: W! ]菜英文規範解讀
它只說 SDA 在時鐘高電平時必須保持穩定（Stable），並沒說它是高電平採樣，這是一個大 ...

" j% v( i9 H$ U" ]' Z3 F5 j爺死踢（ST）Two-Wire Serial EEPROM M24512 規格書。


; M6 M  J  l) U2 ?" B

xmrxmr

超級狗 发表于 2025-7-11 17:34
: i3 P% \6 x# F/ B- M菜英文規範解讀
它只說 SDA 在時鐘高電平時必須保持穩定（Stable），並沒說它是高電平採樣，這是一個大 ...

3 K- n( E2 T$ L% y8 G学到了，感谢狗哥
3 [$ p% ]# D* s+ H. z2 f