|
|
hantown 发表于 2012-8-12 12:42 % ^2 z! I v' \ H: A
直接导入网表没试过,但估计搞不了,因为你就算有了网络,但器件封装格式都不一样,不同的软件无法识别。
9 m, k7 ^) Y: u ...
2 g+ o# u j$ V谢谢您的给力回复哈~
1 m7 F% t4 t% J" i事实上 我这边有部分对应名称的库 因为都是标准的封装 自己做的不同命名的很少 也可以通过板子导出lib的方式获得已经经过验证的库# @, F# e% W1 O5 W. u6 f4 v4 _
我还是希望得到网表转换支持的方式 这样 allegro就可以支持altium的原理图设计了 在将为数不少的旧设计起死回生的工作量就会锐减
5 z" ?3 f0 a$ V& q另外 非常感谢skill区的wg2005大神 已经制作了一个将telesis格式网表转换为allegro识别格式的skill 可以省很多事儿 虽然是通过非正常途径下到的 但是还是很给力啊
, B9 }) G/ b/ b; W, K' l, X链接如下7 m. P9 {9 X/ T9 B f; v
https://www.eda365.com/thread-30201-1-1.html |
|