ca5_max_power.s测试需要soc有一些特别的硬件电路吗？

abc66

我这里有ARM给的一个关于cortex-a5的测试代码压缩包a5_validation.tar.gz. 我想把其中的ca5_max_power.s在我自己的soc上运行,
5 V! f8 r9 Y; h+ t# J. b
我用的ca5_max_power.s的信息是
8 h: b( v4 b9 A4 U* }# J
- t3 i. p* e- u# H4 s) @/ v; Revision : $Revision: 60190 $

;
" s; s' o$ C/ P( T% ~, v, ?9 g
! E  }3 r) o  O' x5 O6 ^9 P% D; Release Information : CORTEX-A5-MPCore-r0p1-00rel0
! a1 y2 |  y+ M' C6 q
, d" ?: `& M1 m我有两个问题想问一下,

- q/ L. S/ f9 b# s$ aca5_max_power.s测试需要soc有一些特别的硬件电路吗?在我自己的cortex-a5 soc上可以运行测试吗?
3 H% ^) B* m* B9 u2 U- B
' K8 }" p7 m, H/ A7 ~2 X3 x0 Jca5_max_power.s有调用macro: CPU_WFE_TRIGGER_EVENTI, 定义在validation_macros.hs,
* ^9 {6 p% H( ?
- `; D& Y8 `' T这个macro定义中有用到TBVAL_INTSEL, TBVAL_INTTRIG和TBVAL_INTSCHED, 请问这三个地址是什么,
* Z* ~3 p$ M( T5 H& u+ }
测试代码里定义在0xa2000000的偏移上, 请问如果porting到我自己的soc上,这个基地址应该是什么?

这个macro定义如下:

LDR r7, =TBVAL_INTSEL
+ }4 _3 n( F9 h2 m
7 H: i4 a1 D3 MMOV     r0, #0

STR     r0, [r7]
% ?  p+ g- J- H. u: ]7 K
DSB

5 D2 B3 n& a7 S" @2 R. b; Trigger condition: "All CPU's WFE must be set in order to set EVENTI"

7 y- o1 ^+ J! l" v" X0 U; NB: depends on the number of CPUs implemented if MP case

2 v$ }4 L5 z0 S+ s# XLDR     r7, =TBVAL_INTTRIG
1 c# C2 W9 ^9 b1 |
* B7 X! R: u+ z' o9 F- i/ v% [LDR     r1, =data_cpunb
7 C  s* E1 C  j$ F* C3 |) V
LDR     r0, [r1]
( ~; _9 ?* z0 a+ L
0 Q/ M4 a$ l* s8 I9 e/ [! ~MOV     r1, #1
. F! u, [- c8 Y: C
" v/ Q: n0 H3 x) R2 SLSL     r1, r0
" ?6 C/ `- N6 v  u% n" N" A0 R
SUB     r0, r1, #1
- x' l  r+ w+ W( X5 Y  F1 }* J
2 P  y5 T0 @0 H  l# |6 x: rLSL     r0, #4

9 H% |% s7 z8 t+ l, b$ T6 rSTR     r0, [r7]
: a3 L1 Q9 X* M# I" ]
* h% a; S) N& u+ x+ qDSB
1 N5 s: y3 c" ~
, L7 m5 q8 B+ _8 Q; EVENTI generation enabled (held until programmed trigger condition is true)
$ h! @; Z' Q. e. q
6 Z1 `/ C$ S/ Z& j& v; _) i* j: uLDR     r7, =TBVAL_INTSEL

MOV     r0, #1<<8
; Y6 q3 q( e9 z" P* z/ m
7 r3 Y- s9 Z% i/ d2 i& K' E1 k5 WSTR     r0, [r7]

9 u) H( D0 h1 @9 {6 N4 ]9 \! iDSB
1 W; f3 G/ [5 o6 P
) m' q( g( Q' B+ B0 O; Schedule trigger now (delay == 0 cycle)

/ W5 P8 L+ m- }. \LDR     r7, =TBVAL_INTSCHED

  r8 z; P" O1 v% X( L+ QMOV     r0, #0
# P+ a( o6 r2 E# [5 S
STR     r0, [r7]
/ X4 b1 O+ Q% m8 c$ P, y
DSB

oewqe

这个测试是用来测试CPU的最大功耗的，基本上就是使pipeline全开，包括dual issue, NEON， debug都跑起来。 因为只是个CPU本身的功耗，本来是不需要其他logic来支持的。

如果是Multicore的话， 刚开始的时候 代码控制只有CPU0往下走，其他CPU处于standy 状态(由WFI进入), 为了测 Multi-core全速运行的功耗，必须将其他的core也唤醒，所以问题2里面提到的 TBVAL_INTSEL, TBVAL_INTTRIG和TBVAL_INTSCHED是仿真环境的interrupt激励的触发方式，仿真环境可以通过写这些地址，让其产生一个IRQ/FIQ给其他CPU以唤醒他们。

MrL1

再看看别人是怎么说的
, q6 C/ |  h3 _, E' y

mqerew

这个问题解决了没有？