|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
/ i3 X; z* ^+ q3 S" J: n人们撰写了大量文章来阐述如何端接PCB走线特性阻抗以避免信号反射。但是，妥善运用传输线路技术的时机尚未说清楚。
6 @' B! ?& W) k' _& L下面总结了针对逻辑信号的一条成熟的适用性指导方针。
- V) u; O" r* ^& j) |当PCB走线单向传播延时等于或大于施加信号上升/下降时间(以最快边沿为准)时端接传输线路特性阻抗。 O8 v& F8 K2 a8 {! u" i* P
例如，在Er = 4.0介电质上2英寸微带线的延时约270 ps。严格贯彻上述规则，只要信号上升时间不到~500 ps，端接是适当的。
, H8 l3 s- N0 T8 \7 S更保守的规则是使用2英寸(PCB走线长度)/纳秒(上升/下降时间)规则。如果信号走线超过此走线长度/速度准则，则应使用端接。! k" {- ~ q2 ?: N j4 y& K, Q! i
例如，如果高速逻辑上升/下降时间为5 ns，PCB走线等于或大于10英寸(其中测量长度包括曲折线)，就应端接其特性阻抗。
: x9 b, E3 F" N" @0 A( l- H在模拟域内，必须注意，运算放大器和其他电路也应同样适用这条2英寸/纳秒指导方针，以确定是否需要传输线路技术。例如，如果放大器必须输出最大频率fmax，则等效上升时间tr和这个fmax相关。这个限制上升时间tr可计算如下：
! w- W$ q0 T* y$ G$ Q+ H, g! ^! |tr=0.35/fmax 等式1
7 S* ^& W: j( e2 h5 c然后将tr乘以2英寸/纳秒来计算最大PCB走线长度。例如，最大频率100 MHz对应于3.5 ns的上升时间，所以载送此信号的7英寸或以上走线应视为传输线路。- [ q1 G; j% |4 ^
|
|
/1 
发表于 2021-10-18 13:31
收藏
淘帖
支持！
反对！