TA的每日心情 | 擦汗
2020-1-14 15:59 |
|---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
在saber里面如何将verilog格式的逻辑创建成可调用的模块？
& h$ H" [( F3 T8 L
# a; X& A' |: L. M% y! E a L* C- o1 i. j8 n" }
. K8 w8 w( Y! c& Bsaber是不是只支持VHDL格式的？如果是verilog格式的是不是还得通过工具转换下呢？
; m) c; ~5 I- r$ y% P
% L) [9 i, C" v1 g4 Y8 c# s/ q7 _; V8 P5 i
+ j5 w9 C' l: ^6 l) R
如果只支持vhdl格式的话，那如何才能把数字逻辑编程对应的可调用模块呢？7 H( m- u" I5 ^0 h7 [: x. y
$ L( O; \, E/ b7 K2 b9 A" U
3 u5 L- [; x6 _& \7 Z
5 U% L4 J4 Q% t& _; P+ ~
见saber自带的例子里面好像有数模混合的例子，但是不清楚这些例子中用的vhdl代码是如何变成可调用的模块
0 L9 }6 _) w. ], f$ Z
( ~7 e z" q- V6 a8 Q
+ y! b) _: R, _# c, _4 A; d$ A4 E! L9 P/ E J4 G6 d
不知哪位达人可以详细讲解下设计流程 |
|
/1 
发表于 2010-9-29 20:12
收藏
淘帖
支持！
反对！