EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
SiP产品中，如果集成多个射频芯片的话，其EMI问题可能会变得更加难以处理。矽品精密研发中心处长蔡瀛州介绍了矽品精密的处理方法，可以在封装前加一层EMI屏蔽罩。
9 j4 T6 {5 n" Q6 K $ Y4 P% O% f' x( O2 ?
$ u% a c, ]7 T* ]( w& ?( `
图5：矽品精密研发中心处长蔡瀛州在介绍矽品精密的EMI屏蔽罩解决方案。 1 ^3 C0 B+ G7 u% f
他同时介绍了不用应用场景所使用的SiP形式和发展趋势，比如云端AI和网络SiP产品常使用FCBGA、2.5D、3D和FO-MCM封装形式；边缘AI和设备常使用PoP和FC-ETS封装形式。
& ]; V+ S9 B$ ]" C1 Z r3 b0 o5 f1 s' U: f" V/ d6 T7 ]
) Z9 v! q& D2 ?$ }
图6：AI新品的封装技术。 2 n J; Q2 B9 w% J* f1 L4 Z! C: l
高性能计算封装趋势正在从开始的FCBGA和2.5D封装形式向3D封装转换。
+ N c/ G" t0 n/ G1 v ?3 Z
, f# z1 y# c2 n s4 t+ Y
! E# ~3 Z& k, G; I6 ]% g 图7：3D SiP技术的发展趋势。
3 o1 H/ G# o( Q$ e 而SiP的测试挑战是显而易见的，因为系统复杂度和封装集成度都增加了，而产品上市时间却缩短了。那如何缓解SiP最后一步的测试压力呢？NI给出的解决方案是增加中间段测试。" M9 z4 }- o% a8 P6 r* O+ [" j
SiP与SoC测试流程中都包含晶圆代工（Foundry）与委外封测代工(OSAT)，主要区别体现在OSAT段。在SiP测试的OSAT段测试中，基板（Substrate）、裸片（die）、封装等的测试会有不同的供应商来做，为了整个流程的质量控制，还会有不同的中间段测试。& q! p# J, ?5 N$ u
) i; x8 z5 D! [3 g5 q2 e
通常来讲，SiP测试的方法主要有4种：
1 V% N/ Y- h8 L% ?$ Y7 e: ~ 传统的ATE测试，难以扩展定制；' l$ x" ?" M7 \+ j% f3 }
In House Design Solution即定制化测试；
% |) ^4 N& | _0 d) v/ p5 ? 将系统级测试软件与传统测试仪器相结合；7 l0 F3 y _& |% W
Open Architecture Platform即开放式架构平台，它既有ATE的功能，同时它又可以很容易地集成到原来的中间段测试里面。
' w2 k% c8 D$ m; v$ W 最后一种开放式架构平台是NI亚太区业务拓展经理何为最为推荐的解决方案。
: L0 d0 s* M' ]& Z
' X5 e( V2 h" C/ F* ?- a+ e% [ | 
/1 
发表于 2020-6-17 11:31
收藏
淘帖
支持！
反对！