TA的每日心情 | 开心 2020-7-28 15:35 |
|---|
签到天数: 2 天 [LV.1]初来乍到
|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
元器件的封装制作是原理图与PCB设计的第一步。自行设计封装固然可行,但通常要花费一定时间。使用芯片厂家提供的封装库是一个便捷的手段,尤其对于具有通用性的PCB封装。例如德州仪器公司与 Accelerated Designs公司合作制作了自己几乎全部元器件的封装库,整合为bxl文件,可以使用Ultra Librarian创建cadence原理图与PCB封装。
5 V4 S, ?, D+ Q$ r: I5 @( J以C2000处理器TMS320F28069芯片为例,本文将介绍使用该工具生成封装库的方法。
7 A1 M. g+ X# R- ^. m6 O1 i, x7 [3 sUltra Librarian的安装与bxl文件的下载
3 ^2 i! D% g5 x, n. V# | VUltra Librarian软件可以在ti官网直接下载。在ti官网搜索TMS320F28069,在芯片主页打开质量与封装选项,页面下方可以看到bxl文件与Ultra Librarian软件的下载链接。" b7 ^ W1 W6 S+ ]
/ w, D) w& g/ u6 n8 ^6 N Ultra Librarian软件按照默认安装即可。
2 z+ c0 c3 q9 x. K
+ W7 D9 z2 @1 O; Q; A0 i5 d TMS320F28069封装中,下载LQFP100为例。
5 g b3 H/ Z1 A% F$ z' s5 f$ t1 _
* `4 O) C! O; q- W, d1 Y, m: {6 B使用Ultra Librarian生成Cadence原理图与PCB封装! w* f7 A; p: [; u. B
Ultra Librarian可以直接打开bxl文件,其中左侧为PCB封装预览,右侧为原理图封装预览(上面还有一个3D封装,我不知道是哪里来的…)。% F8 j! M; V, w& P Z3 ~0 q) e- A
3 W& m9 J0 n9 O- t Ultra Librarian软件设置如下:其中勾选Cadence allegro选项,注意选择自己的Cadence软件版本,本文以16.6版本为例。该选项对应PCB封装;同时勾选Cadence Allegro Capture选项,该选项对应原理图封装。
1 p; C2 A4 X3 r0 e- S- M& S9 p: N: p
点击Step 3. Export to Selected Tools生成封装。PCB封装生成过程中,需要调用Allegro软件。处理过程可能比较长,请耐心等待。
C2 s( [2 ^, f, I
! o# x7 C# Z; b3 HPCB封装的处理以及加入3D模型
& N& D* d* m: l8 i7 {+ v" M封装生成之后,可以打开Ultra Librarian输出文件夹(UltraLibrarian\Library\Exported\Allegro)中对应时间生成的文件,其中.dra .psm .pad文件均为必须文件,其中pz100代表中等密度封装,pz100-l代表高密度封装,pz100-m代表低密度封装。此时可以用Allegro软件打开dra文件查看具体封装。0 x9 E2 t$ a5 E! }/ A# Z
# b. c4 V& d) o6 W- A 为了便于整理,可以将上述文件复制到自己的封装库文件夹中,本文中将其复制到C:\Cadence\mypcblib目录下。$ z9 {7 K: e5 X/ c( X s0 O
( [2 m0 Y% N2 e6 {/ @$ f 为了使得PCB封装更接近于实际效果,可以下载其3D外形加入到封装中。这里推荐到3D ContentCentral下载3D封装。
, c, n. t; Y( M4 p; \ 搜索LQFP100,选择合适的器件。
$ l0 ^2 q4 ^1 f5 f+ Z/ N8 |
6 X' a/ S( X/ R$ Y" z 打开器件页面,选择STEP文件下载并保存在3D封装文件夹中,本文对应为C:\Cadence\step。
6 h) |& W" X' K6 B2 n3 v7 ]5 P
; L" Z8 t9 x, t0 E8 g 打开Allegro软件,添加steppath路径。
* t1 R, J0 r j+ L. o4 ]6 T" r, B5 C
; n5 `9 f2 Q% K( p 打开pz100封装,选择setup-Step Packaging Mapping,选择LQFP100并进行方向位置的微调,点击Save进行保存并退出。此时,如果Allegro调用该PCB封装,则会自动加载其3D模型。
u& |8 J: I# Z6 r O% W
; B" B8 b4 w7 a# ]原理图封装的处理 |4 y) F; Y4 ~/ w/ S
Ultra Librarian生成的封装需要经过Cadence导入方可使用。打开Cadence Capture软件,选择file-Import Design,打开UltraLibrarian\Library\Exported\orcad路径下对应的edf cfg文件,如图所示。/ k' Y4 K6 g: J% J
7 Y. n* T, L, p9 i 生成完毕后,文件夹内会出现OLB,即为原理图库文件。为了方便起见,可以将库里的元器件复制到自建库中,同时指定PCB封装为pz100。7 }; B3 ?, y9 c$ L; Y& V
新建工程进行测试
p5 d) g O0 P5 Z" g3 w7 H; Q新建一个工程进行原理图与PCB封装测试。
4 \8 r3 c& y0 Z$ V
% u0 E" m+ F1 S- \8 d8 H* ? 原理图中仅仅放置F28069,然后生成网络表并用Allegro软件打开。 j' W5 _+ \* f( M A; B
) t5 S. c4 b0 L! s- O' Y3 b% ?% ~. e
此时可以在Allegro软件中对该器件进行放置,选择3D方式进行查看,可以看到器件的3D效果。
* b+ f! W3 M- R0 ^0 z! @- Z8 e- \6 P. }! p
; T# e% m% @; K% ?- c7 }0 n
( B# c2 y5 [3 p
5 E9 S4 d* B4 t$ j- |& x5 D- L
; J# C# j9 G5 I# B" r
" O2 b9 l% F B, A& I$ B$ @ |
|