TA的每日心情 | 怒
2019-11-26 15:20 |
|---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
摘要:本文介绍了使用cadence APD 完成一款SIP芯片BGA封装的设计流程。结合6 d6 w0 e& q! J
CadenceAPD在BGA封装设计方面的强大功能，以图文并茂、实际设计为例说明Cadence
* E. B9 W) o$ @' T, b; kAPD完成包含-块基带芯片和一块RP芯片的BGA封装的设计方法和设计流程。该设计方; u# x' ^: Y/ z& Y* l- m% J
法对于SIP封装设计、加速设计周期、降低开发成本具有直接的指导价值。5 @, O0 c1 b% z4 A2 D5 P0 t7 E* r& G
关键词: Cadence APD、 SIP 设计、BGA 封装设计
3 X( o% O% Z8 u" g! b9 ]1 \+ `9 P1引言
! r; I, K8 z% x \8 [随着通讯和消费类电子的飞速发展，电子产品、特别是便携式产品不断向小$ E) F+ D( q' A' S5 c: J8 @
型化和多功能化发展，对集成电路产品提出了新的要求，更加注重多功能、高集+ N+ D A! [. L4 T4 g
成度、高性能、轻量化、高可靠性和低成本。而产品的快速更新换代，使得研发
5 c' g+ b; s7 U周期的缩短也越来越重要，更快的进入市场也就意味着更多的利润。微电子封装
3 `/ ?. N2 G9 M8 n4 g/ c- N对集成电路(IC) 产品的体积、性能、可靠性质量、成本等都有重要影响，IC
- b' Y0 E1 n6 @) @6 q2 x+ M1 P成本的40%是用于封装的，而产品失效率中超过25%的失效因素源自封装，封
; N7 C& \6 m3 ~装已成为研发新一代电子系统的关键环节及制约因素(图1.1)。系统封装(SiP)7 j! Q# f4 L" Y$ v) J
具有高密度封装、多功能化设计、较短的市场进入时间以及更低的开发成本等优
6 }4 K! Q1 J" T5 B6 A" }5 c/ G# C势，得到了越来越多的关注。国际上大的封装厂商如ASE、 Amkor、 ASAT和, @4 T( m, P8 |$ e& D9 }
Starchips等都已经推出了自己的SIP产品。6 G9 W- d! s) d5 _2 f
4 {0 K9 {% \- N/ j) U6 g: z% u
% `& B) l% [' j" j/ ?% h |
|
[复制链接]
/1 
发表于 2019-12-27 10:14
收藏
淘帖
支持！
反对！
发表于 2020-1-2 22:36
这都要隐藏啊……