TA的每日心情 | 怒
2019-11-26 15:20 |
|---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
摘要
( H0 u& `, _9 E5 m( S! B在解决方案中使用WLP ( wafer-level package )封装技术可以减小器件整体尺寸和降- x, S% Y( Q7 O) W
低设计成本。然而当使用WLP封装IC时, PCB的设计就变的复杂,在设计中假如粗
3 k& I6 H! g! G; M& y) W* ^/ K心大意,那么这个设计可能出现问题。本文将介绍PIN 间距为0.4mm和0.5mm的
# Y/ G/ V7 M. y4 n3 D7 NWLP封装IC，在PCB设计时的注意事项。
3 v9 U3 L7 E8 _$ j$ c简介& o% W7 \* w* G6 r) T
当设计一个系统级电路时, PCB生产制作的费用是永远躲不过的,但是我们可以使用
7 _% l: I1 `3 U9 }2 {' ^小封装IC (例如: WLP)，来压缩PCB面积,从而节约成本。
! v& E1 c) B. s% Q3 G! iWLP封装比之前的封装都要小，因为它们没有焊线( bond wire一硅片到基板的连接! c% U7 }# `( I; ]1 ]
线)，而是直接建立在硅片上的，如图1、图2所示。这种封装技术即节省了开发周7 q( H3 a1 a' I, F
期又节省了封装成本。然而,为了最小化PCB成本,在Layout时需要进行更多的考虑。
! T9 _6 t$ |1 l' C+ e7 h, A本教程就介绍了WLP的Layout技术,遵循本文档技术要领进行PCB设计,可以降低
4 A1 j3 I0 H: x7 \0 {风险,使系统更加稳定。
2 h: a4 M( e9 Q- [: b8 h6 A% w0 ~7 @3 a* O$ _
0 Z" G8 ?; \3 _: N% V. W7 V1 F
|
|
/1 
发表于 2019-12-20 10:25
收藏
淘帖
支持！
反对！
发表于 2019-12-24 19:31
这都要隐藏啊……