TA的每日心情 | 奋斗
2019-11-20 15:07 |
|---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
摘要: G: N( i+ z, j [
相比以前的 DDR 技术，新的 DDR4 标准除了数据速率更快以外，还包含其他变化，" A6 i E: \- R. k9 a) L3 D
而这些变化将会对电路板设计工程师产生影响。DDR4 中的新因素，例如不对称端接
. ~: i! [8 r0 y方案、数据总线反转和利用眼图模板验证信号等，都需要通过仿真验证设计的新
* v z/ w% ^) S/ V方法。本文研究了 DDR4 伪漏极开路 (POD) 驱动器对数据总线信号传输的影响，并) r% B7 |& H7 I4 V4 i
介绍了动态计算 DRAM 内部 VrefDQ 电平以进行数据眼图分析的方法论，生成和验
, D1 {; h3 m0 e) k1 }+ D% n! S' S! c证数据眼图的方法论，以及将写入均衡和校准整合到仿真中的方法。此外，通过7 ]" e- m% ]4 h& h
将电源完整性效应纳入信号完整性分析来评估同步开关噪声 (SSN)，对于电路板设
8 ^4 _% G+ y( G( o7 k- x计和时序收敛也很重要，本文将借助示例加以阐述。本文还将描述一个采用 IBIS 5.0
# E: o" W6 w7 D; D1 o3 Y' `; |4 b# u9 o功耗分析模型的系统设计示例，其中包括比较了 IBIS 结果与晶体管级模型以研究仿$ n$ m; }: ^; l! C
真精度。
1 z* J" K+ j( r5 L) h/ y, A
/ V$ j6 {! ?8 H, ^( S) F# Q( F
( @! b0 C$ S- S8 _1 b2 _3 _6 w
8 C/ y) M% ?: ~ d% n5 x* Q |
|
[复制链接]
/1 
发表于 2019-4-29 11:26
收藏
淘帖
支持！
反对！
