TA的每日心情 | 奋斗
2019-11-20 15:07 |
|---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
摘要5 }, f7 c+ z' ?2 d4 J
相比以前的 DDR 技术，新的 DDR4 标准除了数据速率更快以外，还包含其他变化，; x" f: Q$ b) t9 j6 q( I0 C
而这些变化将会对电路板设计工程师产生影响。DDR4 中的新因素，例如不对称端接
: i# n* @5 W& Z9 q方案、数据总线反转和利用眼图模板验证信号等，都需要通过仿真验证设计的新
& P% G7 M& m7 }4 Y; O: `方法。本文研究了 DDR4 伪漏极开路 (POD) 驱动器对数据总线信号传输的影响，并
' U1 C1 ]- g; |$ x, F6 A W介绍了动态计算 DRAM 内部 VrefDQ 电平以进行数据眼图分析的方法论，生成和验
7 P9 ~$ h7 U" n证数据眼图的方法论，以及将写入均衡和校准整合到仿真中的方法。此外，通过" P+ ~$ D" t" i7 g+ a2 X5 r- a
将电源完整性效应纳入信号完整性分析来评估同步开关噪声 (SSN)，对于电路板设
+ o9 [& A' ~$ `+ l1 ]5 D$ t计和时序收敛也很重要，本文将借助示例加以阐述。本文还将描述一个采用 IBIS 5.0 - g7 \+ I5 P! ]1 J( l' v
功耗分析模型的系统设计示例，其中包括比较了 IBIS 结果与晶体管级模型以研究仿; B4 {& ?& a8 M# A+ U0 c0 \% C2 ~+ P
真精度。
2 _% i f' Q, C, M X
. h, `# C F( L' l4 ?# g! ~! f& m( H9 n2 t5 L; n( r
& G) r, x' U5 Z3 I |
|
[复制链接]
/1 
发表于 2019-4-29 11:26
收藏
淘帖
支持！
反对！
* F) d+ {# Y: w! S' U1 l* g