|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
' d0 u5 E0 j( c4 X, T3 C
高性能高可靠性倒装芯片的互连新技术.pdf
(1.73 MB, 下载次数: 8)
4 D7 Q: e$ `+ a# R$ Z( S2 W# C6 w
电子器件的市场趋势
$ l; Z% y f' W8 T( _* W7 u3 m# D当前，电器和移动AV设备市场上，智能手机和平板PC成长迅猛。智能手机的全球销量从2012年的6.5亿部2 V& h0 r7 W% B9 h
增加到2013年的7.9亿部。预计2015年将达到10亿部。类似地，PC的全球销量从2011年的1.2亿台增加到3 J2 R- E7 i& M! t( {& H5 F2 ]
2013年的1.6亿台。预计2017年将达到4.2亿台。这些移动设备要求一年比一年更高的性能、更多的功能和
8 Q& X: Q9 P# I4 B0 V7 t更低的价格。所以，用在CPU、GPU、DSP、AP和RF中的半导体产品规模更大，速度更高、更加密集。
- L) [+ Y0 K1 k( c5 G8 s为此晶圆工艺技术正通过加大晶圆尺寸（即从150mm扩大到300mm或400mm）减少成本，并通过更细的4 G7 q* X6 U4 ~
工艺图形（即从90nm到65nm、45nm、40nm、32nm和28nm）改善至更高的集成度、功能性和速度。故1 c) m$ h( }7 K8 j
与此同时要求更高的电路密度、更高的性能和更低的价格。
/ c# B% X7 B/ ]8 g对于集成度较大和速度较高的LSI的成熟技术，有必要开发采用低k材料的隔离技术。但为了满足这些高性5 V: B( D0 f' P
能，由于用多孔和多层结构，隔离变得越来越薄。结果，LSI就变得易脆。另一方面，为了满足高速要求，2 r( a, J4 V' G# Q
LSI的电流不断增加。除了芯片尺寸不断缩小外，热密度和功耗也不断增加。所以，对于未来的半导体封
, R/ c9 L4 s) e1 f装，要求解决这些问题，即层间介质的易脆性、高热、高速和低价格。半导体工艺未来的设计规则将进入! z8 Q! k1 l. h- F# ^
20nm一代或其下，这将更加脆弱得多。
/ I) V, x. ^" s5 Y. U% `* Q20nm一代要求的封装技术7 V+ O; U) v2 u8 ^
下一代20nm要求的规范为：. b! a( A' V) x/ A! z$ c
低应力，为了易脆低k层5 m5 j, d" y) X5 t2 V1 M
高热辐射≥5W，为了高性能LSI# E) y& S- c8 O3 a9 X
高速度≥10GHz，为了高功能性
" J8 o) G5 \! ~' m, [( {) t; \! R
6 U2 ~& D; P) T' p. n, ]3 | |
|
/1 
发表于 2019-4-2 08:40
收藏
淘帖
支持！
反对！
发表于 2019-4-2 08:48
