找回密码
 注册
查看: 3358|回复: 10
打印 上一主题 下一主题

芯片封装技术介绍

  [复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2009-2-21 01:00 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
                                                芯片封装技术介绍
# L9 E/ M4 I. R' c4 G, ~& |& S6 f* ~. g& h1 Q, }6 ^. J
一 DIP双列直插式封装   DIP(DualIn-line  Package)是指采用双列直插形式封装的集成电路芯片,绝大多数中小规模集成电路(IC)均采用这种封装形式,其引脚数一般不超过100个。采用DIP封装的CPU芯片有两排引脚,需要插入到具有DIP结构的芯片插座上。当然,也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装的芯片在从芯片插座上插拔时应特别小心,以免损坏引脚。 . x, Q+ ?: H* [& H4 }* d
  : ]: d8 b! k5 v' `
  DIP封装具有以下特点:

3 f; `+ a0 y+ F2 i, M  1.适合在PCB(印刷电路板)上穿孔焊接,操作方便。 & Y5 Z* d2 g- C) W5 ^# v6 b
  2.芯片面积与封装面积之间的比值较大,故体积也较大。
1 B7 d6 O- s6 ~. S( w) f   Inter系列CPU中8088就采用这种封装形式,缓存(Cache)和早期的内存芯片也是这种封装形式。
& d" ]2 e. G* ?; V- g, G- o
二 QFP塑料方型扁平式封装和PFP塑料扁平组件式封装
) ]; A& b2 Q; l2 m. D9 n2 i% |( @0 i  QFP(Plastic Quad Flat Package)封装的芯片引脚之间距离很小,管脚很细,一般大规模或超大型集成电路都采用这种封装形式,其引脚数一般在100个以上。用这种形式封装的芯片必须采用SMD(表面安装设备技术)将芯片与主板焊接起来。采用SMD安装的芯片不必在主板上打孔,一般在主板表面上有设计好的相应管脚的焊点。将芯片各脚对准相应的焊点,即可实现与主板的焊接。用这种方法焊上去的芯片,如果不用专用工具是很难拆卸下来的。
8 i3 b$ R$ P- Y! V7 ?& x  K. J  PFP(Plastic Flat Package)方式封装的芯片与QFP方式基本相同。唯一的区别是QFP一般为正方形,而PFP既可以是正方形,也可以是长方形。 / ~9 z. t  H2 `* W+ ]
  QFP/PFP封装具有以下特点:
+ R6 `2 \- m1 v, Z! ]1 a$ ^  1.适用于SMD表面安装技术在PCB电路板上安装布线。
: Y+ V: a* i% c* [4 z  2.适合高频使用。 - E$ O# [: E2 Q
  3.操作方便,可靠性高。
3 A& D$ e% ^! o& t8 z! w' F  4.芯片面积与封装面积之间的比值较小。 ( S! F% o6 d, H1 e( q) [% }# S
  Intel系列CPU中80286、80386和某些486主板采用这种封装形式。 : H5 n: q4 X& N' i# ?
三 PGA插针网格阵列封装   z; C7 ~0 i( `% t" ?- R% b, j
  PGA(Pin Grid Array  Package)芯片封装形式在芯片的内外有多个方阵形的插针,每个方阵形插针沿芯片的四周间隔一定距离排列。根据引脚数目的多少,可以围成2-5圈。安装时,将芯片插入专门的PGA插座。为使CPU能够更方便地安装和拆卸,从486芯片开始,出现一种名为ZIF的CPU插座,专门用来满足PGA封装的CPU在安装和拆卸上的要求。 ' a, v$ r) U4 o/ ~0 V( i% \
  ZIF(Zero Insertion Force Socket)是指零插拔力的插座。把这种插座上的扳手轻轻抬起,CPU就可很容易、轻松地插入插座中。然后将扳手压回原处,利用插座本身的特殊结构生成的挤压力,将CPU的引脚与插座牢牢地接触,绝对不存在接触不良的问题。而拆卸CPU芯片只需将插座的扳手轻轻抬起,则压力解除,CPU芯片即可轻松取出。 * V7 ^5 Y; [3 j' ~0 c- O" b
  PGA封装具有以下特点:
5 D0 @: }; T; p+ E$ O  1.插拔操作更方便,可靠性高。 - A3 }7 C, v8 x) h% t7 v" q
  2.可适应更高的频率。 . _+ g! y9 C( m7 I8 u& }
  Intel系列CPU中,80486和Pentium、Pentium Pro均采用这种封装形式。 * i- e9 o8 H3 J
四 BGA球栅阵列封装
5 k4 B; X; _6 v1 W) M  随着集成电路技术的发展,对集成电路的封装要求更加严格。这是因为封装技术关系到产品的功能性,当IC的频率超过100MHz时,传统封装方式可能会产生所谓的“CrossTalk”现象,而且当IC的管脚数大于208   Pin时,传统的封装方式有其困难度。因此,除使用QFP封装方式外,现今大多数的高脚数芯片(如图形芯片与芯片组等)皆转而使用BGA(Ball Grid Array Package)封装技术。BGA一出现便成为CPU、主板上南/北桥芯片等高密度、高性能、多引脚封装的最佳选择。
6 Z) g0 C! R3 V- A% w1 O  BGA封装技术又可详分为五大类: : H2 q* k/ b4 U* i! O6 `# t7 C
  1.PBGA(Plasric  BGA)基板:一般为2-4层有机材料构成的多层板。Intel系列CPU中,Pentium II、III、IV处理器均采用这种封装形式。
2 V! z3 J. Y( r6 o8 I  2.CBGA(CeramicBGA)基板:即陶瓷基板,芯片与基板间的电气连接通常采用倒装芯片(FlipChip,简称FC)的安装方式。Intel系列CPU中,Pentium  I、II、Pentium Pro处理器均采用过这种封装形式。
4 ]& ^! G4 L; L. g; O: Z/ i: {8 m, |8 J  3.FCBGA(FilpChipBGA)基板:硬质多层基板。   ~: `1 o$ C( G6 k) ?
  4.TBGA(TapeBGA)基板:基板为带状软质的1-2层PCB电路板。
' s0 L* t9 b9 w2 X3 J3 q; z! s/ T  
. g% k* q& R( S2 Q  5.CDPBGA(Carity Down PBGA)基板:指封装中央有方型低陷的芯片区(又称空腔区)。

4 Y" R' [: i+ {5 z2 e- t/ J! v  BGA封装具有以下特点:
& j9 g, E9 g( Z2 O  1.I/O引脚数虽然增多,但引脚之间的距离远大于QFP封装方式,提高了成品率。 6 u) F( ?! U6 I5 a3 Y8 j
  , |/ M9 Z# T9 v: t; V) L7 G
  2.虽然BGA的功耗增加,但由于采用的是可控塌陷芯片法焊接,从而可以改善电热性能。

0 J4 h7 Y  `" Q/ [! V0 j3 [  3.信号传输延迟小,适应频率大大提高。 ) @' B# N% m8 K$ {6 V
  4.组装可用共面焊接,可靠性大大提高。 , M" R; r- _4 o7 G& [# p
  BGA封装方式经过十多年的发展已经进入实用化阶段。1987年,日本西铁城(Citizen)公司开始着手研制塑封球栅面阵列封装的芯片(即BGA)。而后,摩托罗拉、康柏等公司也随即加入到开发BGA的行列。1993年,摩托罗拉率先将BGA应用于移动电话。同年,康柏公司也在工作站、PC电脑上加以应用。直到五六年前,Intel公司在电脑CPU中(即奔腾II、奔腾III、奔腾IV等),以及芯片组(如i850)中开始使用BGA,这对BGA应用领域扩展发挥了推波助澜的作用。目前,BGA已成为极其热门的IC封装技术,其全球市场规模在2000年为12亿块,预计2005年市场需求将比2000年有70%以上幅度的增长。
' n& d$ s9 w; U五 CSP芯片尺寸封装 ; x7 Z) P0 i1 d! n4 Q/ n: V
  随着全球电子产品个性化、轻巧化的需求蔚为风潮,封装技术已进步到CSP(Chip Size Package)。它减小了芯片封装外形的尺寸,做到裸芯片尺寸有多大,封装尺寸就有多大。即封装后的IC尺寸边长不大于芯片的1.2倍,IC面积只比晶粒(Die)大不超过1.4倍。 , A" x; i/ m) x* U
  CSP封装又可分为四类:
* r7 K0 `) q; v+ f( ]) D* {; ?  1.Lead Frame Type(传统导线架形式),代表厂商有富士通、日立、Rohm、高士达(Goldstar)等等。   ~" C2 N; a7 R4 ]
  2.Rigid Interposer Type(硬质内插板型),代表厂商有摩托罗拉、索尼、东芝、松下等等。
3 ?+ W  c, u8 u5 J  3.Flexible Interposer Type(软质内插板型),其中最有名的是Tessera公司的microBGA,CTS的sim-BGA也采用相同的原理。其他代表厂商包括通用电气(GE)和NEC。
: H2 n  |- p& F. V- T, _  4.Wafer Level  Package(晶圆尺寸封装):有别于传统的单一芯片封装方式,WLCSP是将整片晶圆切割为一颗颗的单一芯片,它号称是封装技术的未来主流,已投入研发的厂商包括FCT、Aptos、卡西欧、EPIC、富士通、三菱电子等。
# v2 b. U& C) [7 e# ]  CSP封装具有以下特点:
9 U( z) [1 y' A- N+ o4 H: Y9 d  1.满足了芯片I/O引脚不断增加的需要。
& V; `6 k. S- o. k* s% W$ P  2.芯片面积与封装面积之间的比值很小。 " b; R3 v4 l1 r3 B7 e" g
  3.极大地缩短延迟时间。
. y* |9 K# I1 V5 H9 ^  CSP封装适用于脚数少的IC,如内存条和便携电子产品。未来则将大量应用在信息家电(IA)、数字电视(DTV)、电子书(E-Book)、无线网络WLAN/GigabitEthemet、ADSL/手机芯片、蓝芽(Bluetooth)等新兴产品中。
' q3 n' E+ Y0 ^! b1 H) J6 f$ n" I六 MCM多芯片模块 8 [# z+ m( k5 J
  为解决单一芯片集成度低和功能不够完善的问题,把多个高集成度、高性能、高可靠性的芯片,在高密度多层互联基板上用SMD技术组成多种多样的电子模块系统,从而出现MCM(Multi  Chip Model)多芯片模块系统。
! f, G' ]& `2 ^    Z. \  ~/ Q0 p4 j% b
  MCM具有以下特点:

- M- K  E, z& Y. M  1.封装延迟时间缩小,易于实现模块高速化。 ( I4 O; e6 r8 i$ L6 M$ z
  2.缩小整机/模块的封装尺寸和重量。
; T! R4 e3 K4 D) x. b7 A& C  3.系统可靠性大大提高。

该用户从未签到

2#
发表于 2009-2-22 16:04 | 只看该作者
好,非常不错,值得学学!

该用户从未签到

3#
发表于 2009-2-23 09:13 | 只看该作者
顶起哦···

该用户从未签到

4#
发表于 2012-6-15 11:25 | 只看该作者
好的很

该用户从未签到

5#
发表于 2012-6-21 19:53 | 只看该作者
很少看到这种资料
- Q! i" \, S  S不错

该用户从未签到

6#
发表于 2012-7-6 17:04 | 只看该作者
太好了,正在学习中,这资料太好了,不过还是有些没看明白~ 啥都不懂呀~

该用户从未签到

7#
发表于 2012-8-1 15:43 | 只看该作者
资料值得看。谢谢分享。

该用户从未签到

8#
发表于 2012-8-18 11:18 | 只看该作者
  • TA的每日心情
    无聊
    2020-3-10 15:29
  • 签到天数: 1 天

    [LV.1]初来乍到

    9#
    发表于 2012-10-15 11:35 | 只看该作者
    太好了,正在学习中,这资料太好了

    该用户从未签到

    10#
    发表于 2014-6-11 08:35 | 只看该作者
    看看,谢谢楼主分享。
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2026-8-28 03:09 , Processed in 0.140625 second(s), 24 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表