|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
我在画ATMEGA32的part时,定义好了管脚,保存时出现 Warning: Duplicate pin name on Gate A - Logical pin 5 - Pin name VCC9 a% l5 W/ h$ t: X5 o: O+ }4 ?& u# Y
9 C8 ^% X! I$ A8 _: A) B9 h" K' B1 H5 j9 F) b& M
其意思就是我的定义的管脚名有重复了.以VCC为例.1 ~; J7 H8 S2 M! }
/ v0 s$ d2 Z# E _
. [- ~6 i$ Z5 W' T/ [8 z解决方法:
& j k1 ^; n* p, B; H
- e ^3 [9 Y7 u5 g" K) P1 将原为VCC的管脚分别定义成VCC0,VCC1,VCC2,以让其不再重复.4 a% L$ L1 e. ?
# c8 y1 s; g' ^4 J; {2 G. l/ e
* z* X8 R+ ?% N& a& p. b
请问各位同仁是否还有其它方法?( Y" _: Y6 Y% h: w2 y: j
7 s {6 V8 S$ S$ z* ~) a' u. I& x J. N% H# t/ x
|
|
/1 
发表于 2009-2-8 12:08
收藏
淘帖
支持！
反对！
楼主