关于ConceptHDL从原理图导PCB时出错问题？请指教

mjl-0708

我用cadence16.5 conceptHDL设计原理图，完成后道pCB，我使用的Top-down式原理图设计方式
导PCB时提示“Connectitivity server is unable to  load design. The .xcon file might be missing or incorrect. Your design needs to be netlisted in 16.4 or later version of Design Entry HDL"
: R) b9 b6 {) O* B
! w; x" R3 \  o) y& C7 v这个是由什么问题导致的？
- i+ Y0 z. Q% Y! b

nanaxwx

原理图版本太低了吧

文心雕龙7

楼主，你的问题解决了么？如果解决了，麻烦告知一下方法，谢谢！！！
8 k% z5 ~' @2 X