我用cadence16.5 conceptHDL设计原理图，完成后道pCB，我使用的Top-down式原理图设计方式 7 U" l. n6 I' Z导PCB时提示“Connectitivity server is unable to load design. The .xcon file might be missing or incorrect. Your design needs to be netlisted in 16.4 or later version of Design Entry HDL" ; G* {! t6 K2 {, f0 t2 K$ G$ N" w+ B! q5 f. g1 R
这个是由什么问题导致的？6 @: ^" M' K% c- [/ D
/1 
发表于 2016-8-4 20:08
收藏
淘帖
支持！
反对！