|
|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
目录2 p2 E( a& u1 }, A! X. y4 b
第1章 概述
7 i$ s" N% q" J) e U2 p. D* o1.1 EDA技术的发展
u! N; G: R4 h# x2 i9 i" m( P) q1.2 硬件描述语言6 s$ O" K3 D9 B4 d/ i1 o! d
1.3 可编程逻辑器件与专用集成电路* a5 f7 V; _8 A, j* g4 r
1.4 数字系统设计方法! ?7 q7 A8 N4 r* f# U4 l
1.5 EDA设计工具的选择
) ?1 h# u* e3 t/ ~思考题和习题一
8 a, H! X9 s9 d9 L" @" G第2章 Verilog HDL基础
* T5 `+ v6 p8 U2 Q% `- ~. v x6 N2.1 Verilog HDL的基本语法规则
3 E0 ]' z1 H2 t+ E2.2 Verilog HDL运算符6 E: E. @. d4 ]3 U; U" ]5 \
2.3 Verilog HDL程序的基本结构
1 C/ ]9 q, J6 B2.4 逻辑功能的仿真与测试4 L% G V# \6 u* d
思考题和习题二
# a- }% r1 W. q; k! t3 L第3章 Verilog HDL常甩建模方式
8 B3 i& G: U: ~# U+ s5 w* W3.1 Verilog HDL结构级建模) E; h9 S8 C, a" H8 C7 H$ ^, R
3.2 Verilog HDL数据流建模% J. \2 c/ x$ Q% E4 F( a! Q
3.3 Verilog HDL行为级建模
6 g& K2 a+ q' u& ~" C8 ^$ ^; p3.4 Verilog HDL函数与任务的使用
! R- ]; W: T$ m8 Y- y- p思考题和习题三5 c. M4 a: }2 ?- h
第4章 有限状态机设计
! x4 I6 B; {$ J0 v! ^2 C+ N5 a- @4.1 状态机的基本概念5 s4 y7 |' `/ \! ^9 W; b" j% }3 x
4.2 基于Verilog HDL的状态机描述方法
: ^* j' p, }4 z, X- Q! v4.3 状态机设计中的关键技术
9 p. N2 F5 S; r5 ]4.4 状态机设计举例
7 W' T9 L: H. M8 ?2 [第5章 Altera公司的cpld/FPGA) c+ D1 V$ h% o2 b
第6章 Altera FPGA器件的配置
; c- Y' x( N0 @. W) R8 g第7章 Quartus Ⅱ6.0软件的使用5 W* ?4 T. m0 y$ u: O# w
第8章 数字电路与系统的设计实例1 b9 }# `1 [: x# \5 t/ j3 p, a
第9章 异步串口通信及UART实现
4 y# F$ ^- Z; t0 w8 G T第10章 数字电路与数字系统实验
( T! R, D0 K: x2 I附录A Verilog HDL关键字
# c7 s. t+ f' _1 ?# v, q6 |! B附录B 常用EDA软件使用指南
3 X; p1 ~1 t" `& Q附录C Altera DE2开发板的使用说明( H" M% n8 k# ~" w
|
|