PADS9.5的原理图导PCB，出现ecogen failed

songzhuxia

将pads9.5的原理图导入pads9.5的PCB中，出现ECOGEN failed。
1.将所有封装全部删除，重新导入又会正确，再次导入就出现ECOGEN failed。
2.我已先进行sent net list。但是在进行ECO TO PCB还是出现ECOGEN failed。
产生的logic .log文件内容如下：
0 T& }! E8 t+ F* v- kPADS Layout ECO Generator (Version 6.4v) 2016-2-4 13:49:22
Copyright (c) 2003 - 2008 mentor Graphics Corp. - All rights reserved
( `2 N4 J( |- [+ E( H6 w* jCommand line arguments:  -e d:\PADS Projects\Logic.log -u NOT_CONNECTED -r p -a PART,NET -f -l PCB,NETCLASS,NET
ERROR: Wrong gate pin data at the line: URT3_CK/T1_BKIN 52.0.U.PB13/SPI2_SCK/USART3_CTS/

$ b" G% y- D$ e* M8 msec

7 t8 c# h+ n; T6 H0 T这上面的原件及封装我在另外一个工程上使用是没有问题的。
* x! g$ d! r3 F* b
; K& j$ C8 z, b3 g& _& [% ?9 U望知道的伙伴，大侠赐教指正。谢谢



& G/ O% A$ Q! O" @% S! ]
+ j5 n' c( x4 `/ P8 U

jimmy

原理图导出低版本的话，再重新导入。

4 `2 D" \# ~9 Y' B& b有时候，重启电脑和软件也是可以解决。

adwordslai

看起来原理图封装做的不规范

songzhuxia

adwordslai 发表于 2016-2-6 16:58
看起来原理图封装做的不规范

的确是一个器件的封装不规范造成的，但是在器件进行eco check时是报告是0个错误。我使用的是PADS9.5的破解版。
目前，其他工程的导入是没有错的，附件是该报错器件的封装。
* s5 W' t  F" Z- G( A望指教，谢谢@jimmy；adwordslai 。
5 u  J/ T. Y; X- h1 H2 X0 u" E

songzhuxia

问题已解决，原来是CAE封装的问题。
谢谢大家的帮助。

i265

解决办法 ： 将原理图或者PCB导出低格式然后在导入  

songzhuxia

i265 发表于 2016-3-25 16:35
解决办法 ： 将原理图或者PCB导出低格式然后在导入

" _1 ?' a0 u! ~1 i是我CAE封装的问题，谢谢帮助
0 E, |7 G2 a6 G7 ^% e) Y: z+ [

marco_ma

能具体说明下如何解决的不，我现在碰到同样的问题了。搞半天了。