找回密码
 注册
关于网站域名变更的通知
查看: 6736|回复: 68
打印 上一主题 下一主题

allegro新手学习记录贴

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2015-5-16 10:28 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本人新手,最近才认真接触allegro,因为是学生,所以时间会比较多,此贴会持续更新,希望各位大虾指导。欢迎吐槽,不喜勿喷啊。之前一直用AD,现在想转到cadence。QQ 1171638763 人在桂林  下面盗张图:& d5 r; t) U, ~9 M6 n3 M: n
9 E$ ~; J  N, T. v0 S5 T

该用户从未签到

推荐
 楼主| 发表于 2015-5-25 11:17 | 只看该作者
今天在网上收集的一些资料,大家可能不需要~实在太基础了~~~~~然而对于我并非如此:2 C; P6 f- d, u  U. c: C
VCC、VDD、VEE、VSS的区别9 Y' ]4 L/ ~) j$ X/ q8 l
  J) V1 X0 A* U, J5 H% c/ z

; p9 Q: b( F/ |: P. D) g  电路设计以及PCB制作中,经常碰见电源符号:VCC、 VDD、VEE、VSS,他们具有什么样的关系那?* s4 B. F! @! B. J2 @5 u' q) [
  一、解释6 I( J' j3 w- k6 v6 x
  VCC:C=circuit 表示电路的意思, 即接入电路的电压
3 e# d1 w' ^4 @" s2 T1 n  VDD:D=device 表示器件的意思, 即器件内部的工作电压;
4 }! U/ b0 H! \+ J* [; ]. D0 b  VSS:S=series 表示公共连接的意思,通常指电路公共接地端电压
) E, G9 A. n6 Z- B% _  二、说明: ?7 g! C, m& u9 |- i* P# C: C+ _) `
  1、对于数字电路来说,VCC是电路的供电电压,VDD是芯片的工作电压(通常Vcc>Vdd),VSS是接地点。
0 c7 X3 B0 {7 d$ w$ W  2、有些IC既有VDD引脚又有VCC引脚,说明这种器件自身带有电压转换功能。9 t# R8 [9 w/ |; o( _
  3、在场效应管(或COMS器件)中,VDD为漏极,VSS为源极,VDD和VSS指的是元件引脚,而不表示供电电压。( d/ h. u7 |/ _2 L4 i
  4、一般来说VCC=模拟电源,VDD=数字电源,VSS=数字地,VEE=负电源
& p  H+ q! d& b' u! }  另外一种解释:& X% s5 O7 o9 O& m
  Vcc和Vdd是器件的电源端。Vcc是双极器件的正,Vdd多半是单级器件的正。下标可以理解为NPN晶体管的集电极C,和PMOS or NMOS场效应管的漏极D。同样你可在电路图中看见Vee和Vss,含义一样。因为主流芯片结构是硅NPN所以Vcc通常是正。如果用PNP结构Vcc就为负了。荐义选用芯片时一定要看清电气参数。.0 T& n4 m; k$ q4 i4 R
  Vcc 来源于集电极电源电压, Collector Voltage, 一般用于双极型晶体管, PNP 管时为负电源电压, 有时也标成 -Vcc, NPN 管时为正电压.DSP交流网 DSP学习第一论坛 DSP技术应用与推广平台 DSP开发服务平台
- t/ c) U. k# Q/ V5 I  H( L: C  Vdd 来源于漏极电源电压, Drain Voltage, 用于 MOS 晶体管电路, 一般指正电源. 因为很少单独用 PMOS 晶体管, 所以在 CMOS 电路中 Vdd 经常接在 PMOS 管的源极上0 P4 W, k& Q7 B; {. M" y5 V! J( j, O
  Vss 源极电源电压, 在 CMOS 电路中指负电源, 在单电源时指零伏或接地.# W: l+ u( P% @; Z( q: \
  Vee 发射极电源电压, Emitter Voltage, 一般用于 ECL 电路的负电源电压.; ]* y, `1 z3 ]+ ?3 d
  Vbb 基极电源电压, 用于双极晶体管的共基电路.DSP交流网 DSP学习第一论坛 DSP技术应用与推广平台 DSP开发服务平台) `  R/ R# ~% ?) q0 a
 /*******************************************************/
) r7 l) T; ]$ ^" I( ]  单解:: I" r5 b0 N* F( D( W3 q
  VDD:电源电压(单极器件);电源电压(4000系列数字电 路);漏极电压(场效应管)
& }2 G7 x3 G* d' D  M2 H  VCC:电源电压(双极器件);电源电压(74系列数字电路);声控载波(Voice Controlled Carrier)/ P% c0 u8 p2 j
  VSS::地或电源负极( W! T' H* L+ z/ f) F3 T
  VEE:负电压供电;场效应管的源极(S)
1 W, Z# m7 A  M, c  VPP:编程/擦除电压。/ j, T0 h; C3 ^: A' ~( |) V3 y
  详解:+ ^3 j' w; T) j4 B$ t
  在电子电路中,VCC是电路的供电电压, VDD是芯片的工作电压:0 w. g1 S5 p& C: T& K2 _* [# q
  VCC:C=circuit 表示电路的意思, 即接入电路的电压, D=device 表示器件的意思, 即器件内部的工作电压,在普通的电子电路中,一般Vcc>Vdd !
' N5 }: f. C. f- R' M* y4 N  VSS:S=series 表示公共连接的意思,也就是负极。) R7 Y; z* J/ Q, o6 S5 R8 _
  有些IC 同时有VCC和VDD, 这种器件带有电压转换功能。5 K0 g, z: \/ S6 _0 z
  在“场效应”即COMS元件中,VDD乃CMOS的漏极引脚,VSS乃CMOS的源极引脚, 这是元件引脚符号,它没有“VCC”的名称,你的问题包含3个符号,VCC / VDD /VSS, 这显然是电路符号。
  d/ Q$ A4 q, D& Z  w7 K# n: M

) h2 N5 S$ u; D9 N; S" O. H

该用户从未签到

推荐
 楼主| 发表于 2015-5-16 13:42 | 只看该作者
下面是今天看到一些为I觉得好的资料,给大家分享下:6 X' p* k( S- x! Z4 i5 U! K
Allegro画元件封装时各层的含义: o" L8 J$ Z2 r: o  e# W5 N
pad目录
  P# d: \* u5 T0 _( A2 q" F" o' I/ n% X
: Z% I" h: u+ Y0 u
psm目录(或者把PSM目录分为:shape目录、flash目录、package目录)
& W! d* r+ ~" {% a; Q/ B/ l% r" g" l  M1 \5 V. |

( M/ t. J7 s/ Y! l' z% R3 D3 ~5 R- |- u5 J/ N7 N

+ U( b1 L, n& B: |5 @! m- ]封装制作步骤(前提是焊盘建好了~)
/ R- X7 _1 ?. a1、添加管脚,可用 x 0 0 命令来定义第一个点的位置;
4 d2 o3 J6 q2 z6 s$ o( |5 X4 V' }% k) \7 e/ x: }
; a) s; n% n8 J9 f9 o
2、添加装配外形,设置栅格25mil,选择ADD->Line
3 B% G0 D4 J$ M, r* o$ v, F7 Lclass和subclass 为 PACKAGE GEOMETRY/ASSEMBLY_TOP;
' M+ _( P9 I/ X$ |) r8 k0 a   添加丝印 4 y# n; B5 Q) b$ R5 |0 g
class/subclass为PACKAGE GEOMETRY/SILKSCREEN_TOP;
# Q, [2 M( X3 y) a, e. R% W  J) K- G, w, G7 X& B4 b
! b' V4 J6 k, o! x
3、添加标号RefDes
$ D' R4 S3 N" O4 b( P% vclass和subclass 为 REFDES/ASSEMBLY_TOP;输入U*;放在器件的中央;3 t+ ]- w+ h. C- R
class和subclass 为 Device Type/ASSEMBLY_TOP;输入DEV;放在器件的中央;# d2 P) S. ]: w7 d: N: I  E
6 \) L. j" C& T. K2 d
7 W) l/ D+ p0 q$ E/ @' b4 {
class和subclass 为 REFDES/SILKSCREEN_TOP;输入U*;放在器件的上侧中央;9 I! g! s  M! F. b) z
class和subclass 为 Device Type/SILKSCREEN_TOP;输入DEV;放在器件的上侧中央;
0 h4 N- [( V0 S; |# @
: Y1 @; ~% ]# T4 P" a

- |! I8 i8 w3 Z5 [4、生成封装边界,点击SHAPE ADD;画出封装的边界。可以检测器件没有放重叠;- o: r0 Q8 r1 g
class和subclass 为 PACKAGE GEOMETRY/PLACE_BOUND_TOP;* c) p* O; E& e: v. _

) Y6 j8 f" l! ]' _; Q8 O

$ p4 s: `3 g' C( y5、定义封装高度(可以选择)2 x3 q! n5 G: m# Y
选择Setup->Areas->Package Boundary Height;
. i8 D- [/ [. q$ ~7 I+ oclass和subclass 为 PACKAGE GEOMETRY/PLACE_BOUND_TOP;8 G6 L/ `% ~7 d) l& \; ~
点击刚才画的封装边界,输入高度;
% N2 O3 X9 f+ K' q& ?: Q: w5 j# f- j4 @- R/ l% V0 o3 Z1 j# v

7 B& O8 u8 \6 @7 O6、添加测试点不能添加的区域(可以选择),点击SHAPE ADD;添加阻止测试点放置的区域;
/ E, V) S- ~* t; ^& ^- f: t9 Z+ zclass和subclass 为 Manufacturing/No_Probe_TOP;
$ B/ s$ C. S+ g# K) f
7 [8 p& z' J# ~1 W8 F
/ V% e9 |: R0 W$ M; S+ D8 m
PCB封装的一些规范:  j7 t( S8 O7 k: ~0 y" q! _" Z
1、在LOLDERMASK_TOP层定义的大小规则:在尺寸允许的范围下,相对BEGIN LAYER层,可以大10mil(两边相加,8 y0 b( D2 I: j
   一边就是5mil);在小尺寸下,大6mil;
9 a# w# V* P1 D/ l" W4 F- e6 U. [* _2 e9 s, Q0 z6 f% L) v7 U
( W0 L( `8 C1 w( J9 N$ i
2、对于普通的通孔器件,REGULAR PAD 比DRILL 大20mil; 其它特殊通孔视情况而定,比如说打的过孔可以只大10mil;
2 [2 ~0 j4 _9 g, [
% O- z* \/ r  H. C. I/ R3 G) V

; B& L. k# ~9 L$ n' G3、对于普通的通孔器件,THERMAL RELIEF、ANTI PAD比REGULAR PAD大20mil;其它特殊通孔视情况而定;$ F- K$ [& h0 {0 W2 a% e- t( S

4 C5 y% R; D* C6 \

2 T) v2 i3 }9 d& V  g+ ?! R$ E4、做器件时必须把DATASHEET做上标记,DATASHEET的名称改为所做器件的名称,然后拷贝到集中的目录;
. `- n! o3 C) {/ c( n% e/ U% q8 S  n3 V% s
/ Z4 K6 M5 \" y& n
做双排封装的时候) a" y7 n+ c2 P8 `4 b1 g. {
1、 e   = e;
; c) ]  [" K0 _& f. G2 v8 Y& \2、 e1 = Hmax + 24mil(0.6mm) - 焊盘的长度;
+ U  C3 \; `6 p0 Y4 f3、 E   = Emin - 20mil(0.5mm);
- u6 y# \0 ?* S& V+ [4、 D   = Dmax;
) R" C4 e  e& e9 U8 h: O  [6 `) L3 m6 [% b% N1 B

8 I" u  T, m1 Z% i# Q大部分是复制的,莫喷。
( ?) A- i' {5 e5 g2 O

该用户从未签到

推荐
 楼主| 发表于 2015-5-16 14:17 | 只看该作者
焊盘制作各层介绍:  n; @! b' ?# {/ H& {" B

) O( ~- M# l+ lsilkscreen top:是字符层,一般称顶层字符或元件面字符,为各元器件的外框及名称标识等,都用此层进行布局,个人认为最好与place_bound_top相同,且带有1脚标识。  
assemly top:是装配层,就是元器件的实际大小,用来产生元器件的装配图。也可以使用此层进行布局;外框尺寸应该为元件除焊盘外的部分(body size);  
place_bound_top:是元器件封装实际大小,用来防止两个元器件叠加在一起不报错。外框尺寸需要包括焊盘在内。  
1.
关于焊盘的准确尺寸,大家可以去网上下载软件LP Viewer ,我装的是LP Viewer 10.2,也许现在有更高的版本,这里有国际标准的封装及尺寸,画元器件焊盘及封装的时候,可以参考这个软件。
2.
2.1 Regular Pad:具体尺寸更具实际封装的大小,可以参考LP Viewr里面的尺寸。  
2.2 Thermal relief:热涨缩间隙,常用于相同NetList的填充铜薄与 PAD 的间隙。通常比Pad 直径大 20mil(0.5mm),如果 Pad 直径小于 40mil,根据需要适当减小。  
2.3 Anti Pad:抗电边距,常用于不同NetList的填充铜薄与 PAD的间隙。通常比 Pad直径大 20mil(0.5mm),如果 Pad 直径小于 40mil,根据需要适当减小。  
2.4 SolderMask:通常比规则焊盘大4mil(0.1mm)。  
2.5 Pastemask:通常和规则焊盘大小相仿。  
2.6 Filmmask:应用比较少,用户自己设定。
  
再次归纳:
1.贴片焊盘要有SolderMask_TOP和Pastemask_TOP。 通孔要有SolderMask_TOP和SolderMask_BOTTOM,因为两边都要露在外面。
盲孔要有SolderMask_TOP,因为一边露在外面。
埋孔焊盘不需要SolderMaskPastemask,因为都在里面。; ^9 ^5 `* P8 g) S/ c+ `# C. a2 p
( }- i# n5 x  m4 V) o

2 B8 N. k8 R) s* n5 f5 z
+ G, Q5 Y; K5 o3 b
0 [* x* H) ?3 R- s0 U$ b6 d5 o

点评

写的很不错!!!!!!!!!!!! 实际学习就是这样 多练习 就会了  详情 回复 发表于 2015-5-25 11:04

该用户从未签到

2#
 楼主| 发表于 2015-5-16 10:44 | 只看该作者
现在,问题就来了,谁能告诉我allegro总class和subclass得具体意义?因为最近在画封装,不太清楚这些层的意义,在网上倒是看到一些,但是并不全。下面我会上传我找到的资料。. F, P& D( e" h2 p0 ^8 g# _

9 A6 X3 [7 s# N1 a/ D' f) g5 A Allegro PCB Editor中的class和subclass讲解.pdf (249.67 KB, 下载次数: 71) ) g7 V/ \5 m4 e3 k; {9 R3 X# g  n' W

/ O5 @) p* ?9 J9 d7 `. q. J6 F# z3 T
  • TA的每日心情

    2020-7-21 15:38
  • 签到天数: 21 天

    [LV.4]偶尔看看III

    4#
    发表于 2015-5-16 11:54 | 只看该作者
    周末人少,不过这样的帖子早晚得沉。。
    1 Y. j% [% x; {+ ^. V" h2 N2 \3 fclass和subclass顾名思义,就是组的意思。
    2 J' w& l$ m/ Q% @* U# ^& Q把相关的层面分下组,就是现在的class了。而sub就是把相同的实体放到一层。3 u8 I7 g7 c/ g( }0 B/ h! k1 o
    这个用文体不太好表述,你用的多了,就自然理解了。, h3 z7 q! t- D0 B, e
    关注几个重要的subclass,比如solder,paste,silk,这样,对于其他那些组,也就慢慢理解了

    该用户从未签到

    5#
     楼主| 发表于 2015-5-16 12:49 | 只看该作者
    kinglangji 发表于 2015-5-16 11:546 k  l1 I4 A$ y% t: J; u* {9 [
    周末人少,不过这样的帖子早晚得沉。。6 F+ K5 \. ?) z1 v$ O( G
    class和subclass顾名思义,就是组的意思。7 N& L/ a- e# S+ R
    把相关的层面分下组, ...
    : l3 e+ ^- x+ @/ i5 L1 i1 d8 Y! l9 g
    ! _" E* z0 \3 X5 ^8 K

    该用户从未签到

    6#
     楼主| 发表于 2015-5-16 13:26 | 只看该作者
    http://wenku.baidu.com/link?url=cWk9XPHxho9mFifrW6WXPyizK9bSX-VedWgDIsAqFJoEa4geg5CiCpWEyj9eRSyo1e0-5HSIpfDqKufkxCLk4zFS-BUeIDLhWMZ8QURZPzW今天看到的一些信息,分享一下~

    该用户从未签到

    9#
     楼主| 发表于 2015-5-16 14:58 | 只看该作者
    今天就到这。

    该用户从未签到

    10#
    发表于 2015-5-16 16:26 | 只看该作者
    果然牛逼呀,我也刚学

    点评

    一起 一起。  详情 回复 发表于 2015-5-16 20:09

    该用户从未签到

    11#
     楼主| 发表于 2015-5-16 20:09 | 只看该作者
    xiesonny 发表于 2015-5-16 16:26
    3 [& B" H" {1 v# h$ w' H2 D0 M果然牛逼呀,我也刚学

    , p" K3 {6 f" I3 V, l一起 一起。" j3 t! X4 D2 J& F! n, j

    该用户从未签到

    12#
     楼主| 发表于 2015-5-17 15:58 | 只看该作者
    今天做了一个有极性电容的封装,如图,下面带上文件。我是按照网上找到的封装教程进行的。如果有人在看请看看有何错误 CAP3.zip (6.73 KB, 下载次数: 2)
    5 t: W8 o8 M; @$ K

    该用户从未签到

    13#
    发表于 2015-5-18 10:09 | 只看该作者
    为什么总是喜欢把格点打开,不伤眼么,要打开也行,改成其它颜色好不好

    点评

    有道理,还是关掉好看,或者换格点颜色  详情 回复 发表于 2015-5-18 12:36

    该用户从未签到

    14#
    发表于 2015-5-18 11:13 | 只看该作者
    俺也在学习。。。。

    点评

    一起一起  详情 回复 发表于 2015-5-18 23:26

    该用户从未签到

    15#
    发表于 2015-5-18 12:36 | 只看该作者
    longzhiming99 发表于 2015-5-18 10:09* [' u1 }: G9 _/ Q0 f* M) _2 u
    为什么总是喜欢把格点打开,不伤眼么,要打开也行,改成其它颜色好不好
    . e5 x3 V! v9 ?9 u3 Y+ T: b3 A
    有道理,还是关掉好看,或者换格点颜色

    点评

    好~我试试  详情 回复 发表于 2015-5-18 23:26
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-11-22 10:07 , Processed in 0.187500 second(s), 29 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表